同步FIFO( Verilog HDL )
同步FIFO( Verilog HDL )...
verilog技术资料
📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
🔥 verilog热门资料
查看全部4703个资源 »信道估计Verilog编程
信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1...
sdram controller.verilog
sdram controller.verilog...
Verilog 实现9999计数
Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，...
queue hardware deisgn with verilog
queue hardware deisgn with verilog...
💻 verilog源代码
查看更多 »📂 verilog资料分类