VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
用 V e r i l o g 实现AES,加密解密...
👤 lca1aa
⬇️ 1 次下载
verilog代码风格的简单描述,适合初学者学习...
👤 mingrw
⬇️ 1 次下载
verilog 案例程序,主要是IIC接口的主从机,和USB接口...
👤 liangbof
⬇️ 1 次下载
IEEE Standard Verilog® Hardware Description Language...
👤 assman
⬇️ 1 次下载
FIFO先进先出原理图解,及两个模型的源代码。...
👤 zeroseawind
⬇️ 2 次下载