VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog基础知识.rar...
📅
👤 ynwbosss
Verilog硬件描述语言教程.rar...
📅
👤 小码农lz
块交织的verilog代码...
📅
👤 AbuGe
成型滤波器的verilog代码...
📅
👤 lhc9102
这是一个很好的Verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。...
📅
👤 李梦晗