VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
a verilog prigram for SPI...
👤 天诚24
⬇️ 118 次下载
verilog 电子计费...
👤 1159797854
⬇️ 36 次下载
verilog源代码,用于软件无线电中,cordic函数...
👤 亚亚娟娟123
⬇️ 151 次下载
Verilog HDl代码,学习一颗看一下...
👤 我干你啊
⬇️ 100 次下载
verilog编程规范,所有的开发员都可以看看,很不错的...
⬇️ 41 次下载