VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
很好的入门书...
👤 caozhizhi
⬇️ 29 次下载
verilog很好的教材...
👤 一诺88
⬇️ 97 次下载
Verilog经典教程...
👤 waitingfy
⬇️ 141 次下载
【例 3.1】4 位全加器...
👤 zsjzc
⬇️ 170 次下载
Verilog DHL教程...
👤 784533221
⬇️ 111 次下载