verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源
源代码 6,383

verilog 热门资料

查看全部 3,086 份 →
PDF文档

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。...

6 次下载
PDF文档

本文档是基于verilog的使用CAM方法编写的乘法器 源代码...

3 次下载
PDF文档

比较器verilog，实现了不同大小的输出，简单明白...

7 次下载
PDF文档

verilog HDL，讲的很全面，适合初学者和有经验者学习...

8 次下载
PDF文档

基于Verilog 的ADC0809和DAC0832程序，可以用于测试这两个芯片是否能正常工作。同时通过数码管显示出当前电位器的电压...

9 次下载
PDF文档

verilog版查表法乘法器，可以参考一下，模块化设计，包含测试代码...

7 次下载
PDF文档

verilog参考程序，完成64点快速傅里叶变换，此程序仅为fft模块，可供参考...

3 次下载

verilog 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

verilog技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]