verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源
源代码 6,383

verilog 热门资料

查看全部 3,086 份 →
PDF文档

用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。...

193 次下载
PDF文档

该文档为verilog-testbench教程总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，...

1 次下载
PDF文档

verilog ppt课件 精品课件 erilog语法的使用 以及testbench的编写...

3 次下载
PDF文档

VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式.该文档是一个不错的使用指南.-...

3 次下载
PDF文档

该压缩包为DM9000A(Verilog程序）代码，对于网卡芯片学习很有帮助...

10 次下载
PDF文档

Verilog HDL教程，以及相应的源码，适用于初学者的学习...

8 次下载

verilog 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

verilog技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]