verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源
源代码 6,383

verilog 热门资料

查看全部 3,086 份 →
PDF文档

verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送...

84 次下载
PDF文档

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。...

181 次下载
PDF文档

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。...

124 次下载
PDF文档

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。...

93 次下载
PDF文档

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。...

155 次下载
PDF文档

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。...

177 次下载
PDF文档

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。...

112 次下载
PDF文档

verilog例子，有130多个，值得参考，新手很有帮助...

102 次下载

verilog 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

verilog技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]