verilog-A - 虫虫下载站

虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

verilog-A

中文版Verilog HDL简明教程第1章简介第2章 HDL指南第3章 Verilog语言要素第4章表达式第5章门电平模型化

标签：

上传时间：

上传用户：
用Verilog HDL 语言编写的播放梁祝的程序

标签：

上传时间：

上传用户：
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

标签：

上传时间：

上传用户：
Verilog在maxpuls2下开发的电梯控制器的文档（包括代码）

标签：

上传时间：

上传用户：
这是一个rs译码器的verilog程序运行于quatus

标签：

上传时间：

上传用户：
这个是用VERILOG做的一个8位功能很弱的CPU

标签：

上传时间：

上传用户：
UART verilog hdl 实现

标签：

上传时间：

上传用户：
FIR滤波器的verilog实现

标签：

上传时间：

上传用户：
verilog shi 实现的加法器（8位）适用于初学asic

标签：

上传时间：

上传用户：
随即产生8个a-z和A-Z和0-9的字符串

标签：

上传时间：

上传用户：

«
39
40
41
42
43
44
45
46
47
48
»