verilog learning

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

标签： Verilog Modsim iout HDL

上传时间： 2014-01-15

上传用户：lanwei
A matlab code for a reinforment learning routing problem

A matlab code for a reinforment learning routing problem

标签： reinforment learning problem routing

上传时间： 2015-07-19

上传用户：zhaoq123
经典计算机体系结构RISC8的源代码（Verilog）

经典计算机体系结构RISC8的源代码（Verilog），包括CPU、内存、寄存器等的实现

标签： Verilog RISC8 计算机体系结构源代码

上传时间： 2014-12-05

上传用户：daguda
verilog实践教程（包含2个PDF文档）

verilog实践教程（包含2个PDF文档）

标签： verilog 实践教程文档

上传时间： 2014-11-01

上传用户：小儒尼尼奥
machine learning, accuracy estimation, cross-validation, bootstrap, ID3, decision trees, decision

machine learning, accuracy estimation, cross-validation, bootstrap, ID3, decision trees, decision graphs, naive-bayes, decision tables, majority, induction algorithms, classifiers, categorizers, general logic diagrams, instance-based algorithms, discretization, lazy learning, bagging, MineSet.

标签： decision cross-validation estimation bootstrap

上传时间： 2015-07-26

上传用户：赵云兴
SDRAM 控制器的Verilog代码经过综合验证过的.无截压密码

SDRAM 控制器的Verilog代码经过综合验证过的.无截压密码

标签： Verilog SDRAM 控制器代码

上传时间： 2013-12-19

上传用户：semi1981
verilog 32-bit ALU

verilog 32-bit ALU

标签： verilog bit ALU 32

上传时间： 2013-12-18

上传用户：yulg
本原码是基于Verilog HDL语言的FPGA原程序

本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

标签： Verilog FPGA HDL 语言

上传时间： 2015-08-04

上传用户：15071087253
本原码是基于Verilog HDL语言编写的

本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.

标签： Verilog HDL 语言编写

上传时间： 2015-08-04

上传用户：mikesering
C＋＋编写的机器学习算法 Lemga is a C++ package which consists of classes for several learning models and gener

C＋＋编写的机器学习算法 Lemga is a C++ package which consists of classes for several learning models and generic algorithms for optimizing (training) the models

标签： consists learning classes package

上传时间： 2014-01-21

上传用户：wangchong