verilog learning

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现

标签： Verilog HDL 硬件语言设计开发板

上传时间： 2015-04-11

上传用户：myworkpost
采用Verilog HDL设计,在掌宇智能开发板上得到实现根据抢答器的原理

采用Verilog HDL设计,在掌宇智能开发板上得到实现根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路

标签： Verilog HDL 开发板抢答器

上传时间： 2013-12-21

上传用户：zgu489
采用Verilog HDL设计

采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现选取6MHz为基准频率，演奏的是梁祝乐曲

标签： Verilog HDL

上传时间： 2015-04-11

上传用户：chongcongying
Verilog编写的M序列发生器

Verilog编写的M序列发生器，希望能对大家带来帮助。

标签： Verilog M序列编写发生器

上传时间： 2014-01-11

上传用户：zhliu007
Learning GNU Emacs 3ed. Emacs和Vi是世界上最好用的编辑器

Learning GNU Emacs 3ed. Emacs和Vi是世界上最好用的编辑器，这本书是Emacs的入门教材。

标签： Emacs Learning GNU ed

上传时间： 2014-11-26

上传用户：赵云兴
Verilog的学习资料

Verilog的学习资料，可编程器件fpga的开发语言，有重点介绍Verilog的关键语法

标签： Verilog

上传时间： 2014-01-19

上传用户：ynzfm
verilog 实现的jtag ip模块包括了测试程序

verilog 实现的jtag ip模块包括了测试程序

标签： verilog jtag 模块测试程序

上传时间： 2014-12-08

上传用户：叶山豪
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: select

Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction. The code has contain combination circuit and sequenial circuit. CPU have contain ALU, ADD, ALU_CONTROL, DATA_MEMORY, INST_MEMORY, REGISTER, PC, and TESTBRANCH.

标签： instruction additional language example

上传时间： 2014-01-17

上传用户：yyyyyyyyyy
PLD与8051接口的参考设计 Xilinx提供的verilog源代码

PLD与8051接口的参考设计 Xilinx提供的verilog源代码

标签： verilog Xilinx 8051 PLD

上传时间： 2014-01-01

上传用户：xzt
以太网10/100M IP核Verilog源码

以太网10/100M IP核Verilog源码，可综合。

标签： Verilog 100 10 以太网

上传时间： 2015-04-16

上传用户：zhyiroy