verilog learning

verilog hdl. for igginner. tutorial in word file1 KAMPATE

verilog hdl. for igginner. tutorial in word file1 KAMPATE

标签： igginner tutorial verilog KAMPATE

上传时间： 2015-04-07

上传用户：chenxichenyue
DesignWave 2005 8 Verilog Example

DesignWave 2005 8 Verilog Example

标签： DesignWave Verilog Example 2005

上传时间： 2013-12-01

上传用户：yyyyyyyyyy
用Verilog HDL实现I2C总线功能

用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助

标签： Verilog HDL I2C 总线

上传时间： 2013-12-28

上传用户：ouyangtongze
USB主机和设备的verilog代码

USB主机和设备的verilog代码，实现了USB1.1协议规范的要求

标签： verilog USB 主机设备

上传时间： 2015-04-09

上传用户：标点符号
MD5算法的verilog实现

MD5算法的verilog实现，同时包含有testbench。

标签： verilog MD5 算法

上传时间： 2014-01-09

上传用户：1159797854
用Verilog HDL实现I2C总线功能

用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助

标签： Verilog HDL I2C 总线

上传时间： 2013-12-31

上传用户：zhouchang199
Description: S-ISOMAP is a manifold learning algorithm, which is a supervised variant of ISOMAP.

Description: S-ISOMAP is a manifold learning algorithm, which is a supervised variant of ISOMAP. Reference: X. Geng, D.-C. Zhan, and Z.-H. Zhou. Supervised nonlinear dimensionality reduction for visualization and classification. IEEE Transactions on Systems, Man, and Cybernetics - Part B: Cybernetics, 2005, vol.35, no.6, pp.1098-1107.

标签： Description supervised algorithm S-ISOMAP

上传时间： 2015-04-10

上传用户：wfeel
Description: C4.5Rule-PANE is a rule learning method which could generate accurate and comprehensibl

Description: C4.5Rule-PANE is a rule learning method which could generate accurate and comprehensible symbolic rules, through regarding a neural network ensemble as a pre-process of a rule inducer. Reference: Z.-H. Zhou and Y. Jiang. Medical diagnosis with C4.5 rule preceded by artificial neural network ensemble. IEEE Transactions on Information Technology in Biomedicine, 2003, vol.7, no.1, pp.37-42. 使用神经网络集成方法诊断糖尿病,肝炎,乳腺癌症的案例研究.

标签： comprehensibl Description Rule-PANE accurate

上传时间： 2013-11-30

上传用户：wcl168881111111
des加密算法的verilog语言的实现

des加密算法的verilog语言的实现

标签： verilog des 加密算法语言

上传时间： 2015-04-10

上传用户：leixinzhuo
采用verilog编写的串口通信程序

采用verilog编写的串口通信程序，采用了状态机设计！程序简单，消耗资源少

标签： verilog 编写串口通信程序

上传时间： 2014-12-08

上传用户：yd19890720