很好的几个FPGA工程，对提高FPGA设计有一定的帮助（注：代码为vERILOG编写）。
标签： vERILOG FPGA 工程 设计实例
上传时间： 2013-08-21
上传用户：英雄
基于vERILOG的fir滤波，并带matlab仿真
标签： vERILOG fir 滤波
上传用户：qiaoyue
通过vERILOG HDL语言使用CPLD连接PS2键盘.
标签： vERILOG CPLD HDL PS2
上传用户：1583060504
用vERILOG实现的串口收发数据程序，已经调试通过
标签： vERILOG 串口 收发 数据
上传用户：lixinxiang
FPGA vERILOG,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用
标签： vERILOG FPGA
上传时间： 2013-08-22
上传用户：longlong12345678
jepg vERILOG example
标签： example vERILOG jepg
上传用户：旗鱼旗鱼
这是一个关于晶震的一个vERILOG 源代码,希望对新手有用
标签： vERILOG 源代码
上传时间： 2013-08-23
上传用户：大灰狼123456
arm9_fpga2_vERILOG是一个可以综合的用vERILOG写的arm9的ip软核，对学习arm和FPGA开发有帮助。
标签： vERILOG fpga arm9 arm
上传用户：xlcky
这是我写的一个关于fpga vERILOG的程序希望有对初学着有帮助
标签： vERILOG fpga 程序
上传用户：gundamwzc
多个vERILOG和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
标签： vERILOG vhdl 程序
上传时间： 2013-08-26
上传用户：athjac
