v-hdl

Cyclone V FPGA：采用低功耗28nm FPGA减少总系统成本

本文主要介绍Cyclone V FPGA的一个很明显的特性，也可以说是一个很大的优势，即：采用低功耗28nm FPGA减少总系统成本

标签： FPGA Cyclone 28 nm

上传时间： 2013-10-26

上传用户：huxiao341000
Arria V系列 FPGA芯片白皮书（英文）

　　Arria V系列 FPGA芯片基本描述　　（1）28nm FPGA，在成本、功耗和性能上达到均衡；　　（2）包括低功耗6G和10G串行收发器；　　（3）总功耗比6G Arria II FPGA低40%；　　（4）丰富的硬核IP模块，提高了集成度　　（5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。

标签： Arria FPGA V系列芯片

上传时间： 2013-10-26

上传用户：wsq921779565
基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现

本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）

标签： DSP Cyclone Arria 精度可调

上传时间： 2014-12-28

上传用户：CHINA526
Altera公司 Cyclone V 28nm FPGA功耗优势

Cyclone V FPGA功耗优势：采用低功耗28nm FPGA活的最低系统功耗（英文资料）

标签： Cyclone Altera FPGA 28

上传时间： 2013-11-23

上传用户：lijinchuan
Stratix V FPGA 28 nm创新技术超越摩尔定律

　　本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上，Altera 利用 FPGA 创新技术超越了摩尔定律，满足更大的带宽要求，以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制，支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中，部分重新配置功能还提高了灵活性。

标签： Stratix FPGA 28 创新技术

上传时间： 2013-10-30

上传用户：luke5347
Altera公司 Stratix V GX FPGA开发板电路图

本资料是关于Altera公司 Stratix V GX FPGA开发板电路图的资料。资料包括开发板原理图、PCB图。

标签： Stratix Altera FPGA GX

上传时间： 2014-01-22

上传用户：18707733937
硬件描述语言HDL的现状与发展

硬件描述语言HDL的现状与发展

标签： HDL 硬件描述语言发展

上传时间： 2013-10-14

上传用户：SimonQQ
《Verilog HDL程序设计与应用》

《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本语法，还能够获得深层次理解。从结构上讲，《Verilog HDL程序设计与实践》以Verilog HDL的各方面开发为主线，遵照硬件应用系统开发的基本步骤和思路进行详细讲解，并穿插介绍ISE开发工具的操作技巧与注意事项，具备很强的可读性、指导性和实用性。

标签： Verilog HDL 程序设计

上传时间： 2013-11-22

上传用户：wqxstar
HDL入门教程

　　Verilog HDL入门教程

标签： HDL 入门教程

上传时间： 2013-10-19

上传用户：哈哈hah
Virtex-6 的HDL设计指南

针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者其他Wizards，宏支持.

标签： Virtex HDL 设计指南

上传时间： 2013-11-07

上传用户：gy592333