UART verilog hdl 实现
标签： verilog UART hdl
上传时间： 2014-01-11
上传用户：PresidentHuang
通过精心挑选划分元素v，可以得到一个最坏情况时间复杂度为O(n)的选择算法。本次实习要求用c语言将此算法实现。要求实现此功能：输入一组数，返回A[i],使其为A(m:p)中第k小的元素，k是一个全局变量，取大于1的整数
标签： 分 元素
上传时间： 2015-06-02
上传用户：zmy123
网上售书系统v-1 SQL数据库 ASP.NET开发环境
标签： SQL ASP NET
上传时间： 2013-12-13
上传用户：litianchu
目前能实现随意控制蚂蚁的轨迹长度（Path）、数量（Unit）、速度（V）、角度（R）、加速度（dv，dr）。 Kr和Kv是常数，打算将来改成数组，作为用来控制蚂蚁活跃程度的基因。
标签： Path Unit 控制 加速度
上传时间： 2013-12-27
上传用户：225588
RPC DCOM WORM v 2.2 -病毒源码
标签： DCOM WORM RPC 2.2
上传时间： 2015-06-08
上传用户：moerwang
vhdl和verling hdl 的加法器
标签： verling vhdl hdl 加法器
上传时间： 2015-06-10
上传用户：qiaoyue
是关于dct的Verilog HDL源代码和测试程序
标签： Verilog dct HDL 源代码
上传时间： 2014-06-15
上传用户：四只眼
梁祝音乐设计 hdl语言实现 很常用
标签： hdl 音乐设计 语言
上传时间： 2013-12-29
上传用户：jichenxi0730
键盘鼠标的原代码,用FPGA实现,使用Verilog HDL编写,已经使用FPGA验正过了,完全可以用
标签： FPGA Verilog HDL 键盘
上传时间： 2013-12-12
上传用户：athjac
在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用
标签： Verilog FPGA HDL 显示器
上传时间： 2014-09-04
上传用户：zm7516678
