v-hdl

verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，9-10章

标签： verilog hdl 135 C语言

上传时间： 2013-12-26

上传用户：qb1993225
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11-12章

标签： verilog hdl 135 C语言

上传时间： 2015-03-24

上传用户：zhaoq123
图的遍历:图是由顶点集合(vertex)及顶点间的关系集合组成的一种数据结构:Graph＝( V, E ).使用拓扑排序的算法.

图的遍历:图是由顶点集合(vertex)及顶点间的关系集合组成的一种数据结构:Graph＝( V, E ).使用拓扑排序的算法.

标签： vertex Graph 数据结构拓扑

上传时间： 2015-03-26

上传用户：wangdean1101
这是一个Verilog HDL编写的RISC cpu的程序

这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

标签： Verilog RISC HDL cpu

上传时间： 2015-03-26

上传用户：qiao8960
程序中存放结点值的数组和函数值的数组之所以命名为u和v

程序中存放结点值的数组和函数值的数组之所以命名为u和v，主要是为了防止和插值点ｘ，及对应的函数值单元y想混淆

标签： 数组程序函数值

上传时间： 2015-03-26

上传用户：hewenzhi
减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d

标签： Verilog 计数器 HDL 减

上传时间： 2015-03-28

上传用户：zycidjl
我用过的verilog hdl写的SDRAM core源程序,经过测试应用

我用过的verilog hdl写的SDRAM core源程序,经过测试应用

标签： verilog SDRAM core hdl

上传时间： 2015-03-31

上传用户：15071087253
这是一个V+A的学生资料管理系统~各位做课程设计的同学可以借鉴~论文也是有的

这是一个V+A的学生资料管理系统~各位做课程设计的同学可以借鉴~论文也是有的

标签： 管理系统论文

上传时间： 2014-01-07

上传用户：himbly
Verilog HDL硬件描述语言的教程

Verilog HDL硬件描述语言的教程

标签： Verilog HDL 硬件描述语言教程

上传时间： 2015-04-04

上传用户：lnnn30
verilog hdl. for igginner. tutorial in word file1 KAMPATE

verilog hdl. for igginner. tutorial in word file1 KAMPATE

标签： igginner tutorial verilog KAMPATE

上传时间： 2015-04-07

上传用户：chenxichenyue