搜索结果
找到约 7 项符合
translators 的查询结果
Java编程 java interpreter in formal language and translators
java interpreter in formal language and translators
开发工具 Protel转powerpcb(pads)工具转orcad
使用：复制"Translators"到D:\PADS2005目录下..运行就可以了.
可以将PROTEL的PCB文件和原理图文件，转成POWERPCB的PCB和原理图。。
功能相当强大。。。。
以安装到C:\ddb2PCB为例进行说明.
总共需要的文件有7个：
ddb2pcb.exe
powerpcb.ini
romansim.fnt
sdb500.dll
slibs500.dll
sui500.dll
ddb2pcb. ...
Internet/网络编程 P2P 之 UDP穿透NAT的原理与实现（附源代码） 原创：shootingstars 参考：http://midcom-p2p.sourceforge.net/draft-ford-midcom
P2P 之 UDP穿透NAT的原理与实现（附源代码）
原创：shootingstars
参考：http://midcom-p2p.sourceforge.net/draft-ford-midcom-p2p-01.txt
baidu
论坛上经常有对P2P原理的讨论，但是讨论归讨论，很少有实质的东西产生（源代码）。呵呵，在这里我就用自己实现的一个源代码来说明UDP穿越NAT的原理。
首先先介绍一些基本概 ...
VC书籍 This book has been written to support a practically oriented course in programming language transla
This book has been written to support a practically oriented course in programming language
translation for senior undergraduates in Computer Science. More specifically, it is aimed at students
who are probably quite competent in the art of imperative programming (for example, in C++,
Pascal, or Mod ...
笔记 Vivado时序约束
Synopsys' widely-used design constraints format, known as SDC, describes the "design intent" and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. SDC has been in use and evolving for more than 20 years, making it the most popular and pr ...
技术资料 vivado集成开发环境时序约束介绍
本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变就是约束文件，5E软件支持的是UcF（User Constraints file，而 Vivado软件转换到了XDc（Xilinx Design Constraints）。XDC主要基于SDc（Synopsys Design Constraints）标准 ...
技术资料 Allegro转pads的方法REV1
Allegro转pads的方法REV1实现转换，需要以下要求：1.Cadanc的PCB editor在至少XL版本以上，PADS版本必须在9.3（9.31肯定可以）以上，转换步骤1准备好要转换的allegro文件***.brd，如下：1.1复制文件夹MentorGraphics\9.3.1PADSISDDHOME\translators\skil scripts的**il文件全部复制到目录CadencelSPB_DATAlpcben\文件夹下； ...