testbench

testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。

共 93 份资源

源代码 2,392

testbench 热门资料

查看全部 93 份 →

PDF文档

verilog testbench设计技巧和策略

verilog testbench设计技巧和策略...

22 次下载 cylnpy

testbench verilog 设计技巧策略

PDF文档

编写高效率的testbench

编写高效率的testbench...

28 次下载 drink！

testbench 编写高效率

PDF文档

verilog ADPLL file with testbench.v

verilog ADPLL file with testbench.v...

124 次下载 cx111111

testbench verilog ADPLL file

PDF文档

vhdl的arm核包含testbench

vhdl的arm核包含testbench...

156 次下载磊子226

testbench vhdl arm

PDF文档

VHDL计数器的TestBench

VHDL计数器的TestBench，适合初学者...

42 次下载 love1314

TestBench VHDL 计数器

PDF文档

DAC converter design with Verilog code and testbench

DAC converter design with Verilog code and testbench...

160 次下载 yyyyyyyyyy

converter testbench Verilog design

PDF文档

编写testbench的超好教程

编写testbench的超好教程，网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf...

93 次下载 Miyuki

testbench 编写教程

PDF文档

简单的testbench制作方法

简单的testbench制作方法，对初学者有点帮助...

149 次下载 xymbian

testbench

testbench 源代码

查看全部 2,392 份 →

testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。