基于可重构FPGA的卷积码通讯进化电路研究.rar
可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法。信道编码的目的是提高信息传输或通信的可靠性,卷积编码与维特比译码是信道编码中的一种编译码方式。在第三代移动通信系统都将卷积码作为实时要求较高业务的信息纠错编码。 本文是将可重构卷积码的编译码电路的实现作为一类ASR-FPGA...
可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法。信道编码的目的是提高信息传输或通信的可靠性,卷积编码与维特比译码是信道编码中的一种编译码方式。在第三代移动通信系统都将卷积码作为实时要求较高业务的信息纠错编码。 本文是将可重构卷积码的编译码电路的实现作为一类ASR-FPGA...
rC-BUs接口实时时钟RX-8025 SA/NB内置高精度频率调整的32768kHz水晶振子(Ta=+25℃时±5×106)对应rc-BUS高速模式(400kHz)时计(时、分、秒)、日历(年、月、日、星期)的计数功能(BCD代码)可选择12/24时间制自动判别至2099年的间年·内置高精度时计精...
MSP430f249单片机文档资料+软件DEMO程序50例程合集:MSP430f249 用户手册.pdfmsp430x24x_1msp430x24x_1_vlomsp430x24x_adc12_01msp430x24x_adc12_02msp430x24x_adc12_03msp430x24x_cl...
本设备电气性能优良,结构坚固,主要组成部分为收信机和整流器。能装车,且具有人力或兽力搬运的可能。适合于师、团一级或船舶、邮电部门使用。收信的频率范围为1.5~30兆赫,分五个波段。可以接收电报和电话。供电为190,200,220,240伏交流电源。收信机采取一次变频超外差式电路。有二级高频放大器,三...
CD4050数据手册 CD4049UBC和CD4050BC 16进制缓冲器是单块集成电路互补MOS (CMOS)的集成电路,由N-和p -通道增强模式的电阻构成。这些器件具有仅使用一个电源电压(Von)的逻辑电平转换功能。当设备用于逻辑级转换时输入...