这个是用VERILOG做的一个8位功能很弱的CPU
上传时间: 2014-11-23
上传用户:wangchong
UART verilog hdl 实现
上传时间: 2014-01-11
上传用户:PresidentHuang
OpenPBS(Portable Batch System)管理员手册
标签: Portable OpenPBS System Batch
上传时间: 2014-08-08
上传用户:梧桐
管理登录\system 管理员:admin 密码:admin888 数据库链接文件: conn.asp 内容数据库前台链接文件 system\conn.asp 内容数据库后台链接文件 system\ConnAdmin.asp 管理员数据库后台链接文件 system\ChkLogin.asp 登录日志数据库后台链接文件 system\inc_config.asp 访问统计数据库后台链接文件 system\data.asp 内容数据库后台链接文件(产品类别树型目录) system\server2.asp 内容数据库后台链接文件(产品类别树型目录) system\DataSetup4.asp 登录日志数据库后台链接文件(压缩登录日志)
标签: admin systemconn asp system
上传时间: 2014-01-23
上传用户:FreeSky
FIR滤波器的verilog实现,实现6级流水线的程序设计。
上传时间: 2015-06-02
上传用户:sjyy1001
verilog shi 实现的加法器(8位)适用于初学asic
上传时间: 2015-06-02
上传用户:一诺88
Verilog 语言综合实践入门, 适合初学者 很好的
上传时间: 2014-01-14
上传用户:从此走出阴霾
verilog 编程 有测试文档 基于查表结构实现 离散余弦变换dct 来源:opencores
上传时间: 2013-12-09
上传用户:aig85
用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码 有测试文档
上传时间: 2015-06-03
上传用户:电子世界
用verilog 编写 应用于图像压缩编码中 使用行程长度编码(run lengthencoding,RLE)对交流系数(Aa)进行编码。
标签: lengthencoding verilog 编码 run
上传时间: 2013-12-28
上传用户:sunjet