CAN总线verilog代码
CAN总线协议的verilog源码,可以在ALTERA/Xilinx平台上编译,换平台时请注意修改define。...
CAN总线协议的verilog源码,可以在ALTERA/Xilinx平台上编译,换平台时请注意修改define。...
ad7606 驱动程序,基于altera的fpga,开发环境为quartus...
利用xilinx的IP核ROM加载此文件可直接产生正弦波信号...
华为的verilog编码规范,写得很不错!我就是用这个规范,需要的下载看看吧,免积分咯!~...
uart接口程序的verilog实现,包含各个模块的verilog源文件...