源码文件
synopsys的专家写的有关用systerverilog语言如何验证rtl代码
synopsys 技术资料
Synopsys作为全球领先的电子设计自动化（EDA）软件供应商，为半导体和系统公司提供从芯片到软件的全面解决方案。其技术涵盖逻辑综合、物理设计、验证及IP核等领域，广泛应用于消费电子、汽车、通信等行业。通过访问我们的资源库，您可以获取53个精选Synopsys相关资料，包括教程…
收录资源 37 份
全站深度检索
共匹配 37 份工程资源
· 第 4 / 4 页
源码文件
synopsys公司的专家讲解如何用systemverilog写testbence来验证rtl代码
技术文档
Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
压缩工程
融合Synopsys后端物理实现工具，构建高效低功耗设计方法学，涵盖时序优化、功耗分析与动态电压频率调节技术，提升芯片能效比与可制造性。
电子书籍
VMM for SystemVerilog中文版 Synopsys推崇SystemVerilog的设计和验证语言 这是一本很好的电子书
技术文档
想做一个合格的ic工程师么？这个文档告诉你怎样写高质量的rtl代码。这是SYNOPSYS注册用户才可下载的文档
技术文档
VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式.该文档是一个不错的使用指南.