搜索结果

找到约 59 项符合 stratix 的查询结果

教程资料 Stratix V FPGA 28 nm创新技术超越摩尔定律

  本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上,Altera 利用 FPGA 创新技术超越了摩尔定律,满足更大的带宽要求,以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制,支持用户使用嵌入式 HardCopy ®模块将更多的 ...
https://www.eeworm.com/dl/fpga/doc/32417.html
下载: 66
查看: 1055

教程资料 Altera公司 Stratix V GX FPGA开发板电路图

    本资料是关于Altera公司 Stratix V GX FPGA开发板电路图的资料。资料包括开发板原理图、PCB图。
https://www.eeworm.com/dl/fpga/doc/32421.html
下载: 145
查看: 1350

可编程逻辑 Stratix V FPGA 28 nm创新技术超越摩尔定律

  本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上,Altera 利用 FPGA 创新技术超越了摩尔定律,满足更大的带宽要求,以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制,支持用户使用嵌入式 HardCopy ®模块将更多的 ...
https://www.eeworm.com/dl/kbcluoji/39645.html
下载: 192
查看: 1042

可编程逻辑 Altera公司 Stratix V GX FPGA开发板电路图

    本资料是关于Altera公司 Stratix V GX FPGA开发板电路图的资料。资料包括开发板原理图、PCB图。
https://www.eeworm.com/dl/kbcluoji/39649.html
下载: 200
查看: 1316

VHDL/FPGA/Verilog 4-7segment led display Verilog code. Implemented at Stratix EP1S25 DSP development board.

4-7segment led display Verilog code. Implemented at Stratix EP1S25 DSP development board.
https://www.eeworm.com/dl/663/195746.html
下载: 30
查看: 1067

VHDL/FPGA/Verilog Interpolation FIR Design Example for Stratix Devices

Interpolation FIR Design Example for Stratix Devices
https://www.eeworm.com/dl/663/207899.html
下载: 86
查看: 1076

其他嵌入式/单片机内容 在stratix里实现快速傅立叶变换的具体源码

在stratix里实现快速傅立叶变换的具体源码,以及优化说明
https://www.eeworm.com/dl/687/240548.html
下载: 151
查看: 1038

其他 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿 ...
https://www.eeworm.com/dl/534/395808.html
下载: 83
查看: 1324

VHDL/FPGA/Verilog This document gives the code for programming a CC2500 transceiver using Altera Stratix FPGA. The FPG

This document gives the code for programming a CC2500 transceiver using Altera Stratix FPGA. The FPGA and CC2500 are connected through SPI mode with the FPGA as the master and CC2500 as the slave.
https://www.eeworm.com/dl/663/459496.html
下载: 47
查看: 1066

学术论文 DDR2控制器IP的设计与FPGA实现.rar

DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外,大量的嵌入式系统也纷纷采用DDR2内存,越来越多的SoC系统芯片中会集成有DDR2接口模块。因此,设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上,设计出DDR2控制器的整体架构,采用自项向下的设计方法和模块化的思 ...
https://www.eeworm.com/dl/514/9188.html
下载: 54
查看: 1105