1. 编写M程序，利用图像点运算的线性函数：G = aF + b， 给出a、b的不同值，改变图像的对比度、亮度以及图像反相的效果。 2. 利用“二值图像与原图像做点乘,得到子图像”的原理.，编写M程序，构造特殊的二值图像，最终得到需要的子图像。 3. 编写M程序，实现两个大小不同图像的叠加。 4，（提高题）编写M程序，实现图像的动态平移。
上传时间： 2017-05-10
上传用户：mouroutao
1. 在MATLAB中，分别对灰度图、真彩色图、索引彩色图，实现图像的读入、显示等功能。 2. 将真彩色图、索引彩色图转为灰度图，并保存到硬盘自己的文件夹下。 3. 如果按下面的操作读入索引彩色图像，请说明X、MAP两个矩阵中是如何保留图像中RGB彩色信息的。 [X,MAP]=imread(‘文件名’,‘格式’)； 答：代码中X为读出的图像数据，MAP为颜色表数据（或称调色板，亦即颜色索引矩阵，对灰度图像和RGB彩色图像，该MAP为空矩阵）。一幅像素为m*n的RGB彩色图像（m,n为正整数，分别表示图像的高度和宽度），可以用m*n*3的矩阵来形容，3层矩阵中的每一个元素对应红、绿、蓝的数值，红绿蓝是三原色，可以组合出所有的颜色。 4，（提高题）实现真彩色图像的读入，请分R、G、B三个通道分别显示该图像的红、绿、蓝色图像。
上传时间： 2017-05-10
上传用户：mouroutao
书名：bessel functions and their applications 作者：B. G. Korenev
上传时间： 2019-12-30
上传用户：944905540
随着物联网无线通信技术的日益发展， WiFi的网络覆盖范围大，移动便捷。传输速度快，安装简单。健康安全等优势。在生活中得到了广泛应用。WiFi模块是将WiFi无线网络协议IEEE802.11.b.g.n协议栈以及TCP/IP协议栈功能集成于模块中，并将多种接口引出。传统的硬件设备嵌入WiFi模块可以直接利用WiFi联入互联网，是实现无线智能家居，WiFi远程控制等物联网用的重要组成部分。 根据WiFi模块引出的接口或集成的功能。WiFi模块也就细分为了串口WiFi模块，SDIOWiFi模块，SPI接口WiFi模块模块，AP模块,路由器WiFi模块,WiFi控制模块等。
上传时间： 2021-12-19
上传用户：shjgzh
STM32 F1系列 MCU ATIUM AD集成库 原理图库 PCB 3D封装库文件,STM32F1XXXXX全系列原理图+PCB封装库文件，共209个器件型号，CSV text has been written to file : STM32 F1.csvLibrary Component Count : 209Name Description----------------------------------------------------------------------------------------------------STM32F100C4T6B STM32 ARM-based 32-bit MCU Value Line with 16 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 48-Pin LQFP, TraySTM32F100C4T7B STM32 ARM-based 32-bit MCU Value Line with 16 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +105癈 Temperature, 48-Pin LQFP, TraySTM32F100C6T6B STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 48-Pin LQFP, TraySTM32F100C6T6BTR STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 48-Pin LQFP, Tape and ReelSTM32F100C6T7B STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +105癈 Temperature, 48-Pin LQFP, TraySTM32F100C8T6B STM32 ARM-based 32-bit MCU Value Line with 64 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 48-Pin LQFP, TraySTM32F100C8T6BTR STM32 ARM-based 32-bit MCU Value Line with 64 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 48-Pin LQFP, Tape and ReelSTM32F100CBT6B STM32 ARM-based 32-bit MCU Value Line with 128 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 48-Pin LQFP, TraySTM32F100CBT7B STM32 ARM-based 32-bit MCU Value Line with 128 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +105癈 Temperature, 48-Pin LQFP, TraySTM32F100R4H6B STM32 ARM-based 32-bit MCU Value Line with 16 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin TFBGA, TraySTM32F100R4T6B STM32 ARM-based 32-bit MCU Value Line with 16 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100R4T6BTR STM32 ARM-based 32-bit MCU Value Line with 16 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, Tape and ReelSTM32F100R6H6B STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin TFBGA, TraySTM32F100R6T6 STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100R6T6B STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100R6T6BTR STM32 ARM-based 32-bit MCU Value Line with 32 kB Flash, 4 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin TFBGA, Tape and ReelSTM32F100R8H6B STM32 ARM-based 32-bit MCU Value Line with 64 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin TFBGA, TraySTM32F100R8T6B STM32 ARM-based 32-bit MCU Value Line with 64 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100R8T6BTR STM32 ARM-based 32-bit MCU Value Line with 64 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, Tape and ReelSTM32F100RBH6B STM32 ARM-based 32-bit MCU Value Line with 128 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin TFBGA, TraySTM32F100RBH6BTR STM32 ARM-based 32-bit MCU Value Line with 128 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin TFBGA, Tape and ReelSTM32F100RBT6B STM32 ARM-based 32-bit MCU Value Line with 128 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100RBT6BTR STM32 ARM-based 32-bit MCU Value Line with 128 kB Flash, 8 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, Tape and ReelSTM32F100RCT6B STM32 ARM-based 32-bit MCU Value Line with 256 kB Flash, 24 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100RDT6 STM32 ARM-based 32-bit MCU Value Line with 384 kB Flash, 32 kB Internal RAM, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100RDT6B STM32 ARM-based 32-bit MCU Value Line with 384 kB Flash, 32 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100RET6 STM32 ARM-based 32-bit MCU Value Line with 512 kB Flash, 32 kB Internal RAM, -40 to +85癈 Temperature, 64-Pin LQFP, TraySTM32F100RET6B STM32 ARM-based 32-bit MCU Value Line with 512 kB Flash, 32 kB Internal RAM, Internal Code B, -40 to +85癈 Temperature, 64-
上传时间： 2022-04-30
上传用户：jiabin
ap6255驱动ap6255是一款支持蓝牙BT4.2+WiFi支持11ac双频的蓝牙11ac双频WiFi二合一模块，采用博通BCM43455方案，支持Win10/Android操作系统；ap6255无线模块符合IEEE802.11 a/b/g/n/ac标准，能在802.11ac单流下实现433.3Mbps的速率连接到无线局域网。综合mODULE提供了用于蓝牙的wifi、UART/PCM接口的SDIO接口。该紧凑模块是WiFi+BT技术的组合的总解决方案。本模块专为智能手机和便携式设备开发。AP6255特性：IEEE802.11a/b/g/n/ac双频虚拟同步双频无线电单流空间复用高达433.3 mbps的数据速率支持20，40，80兆赫频道的可选SGI(256 QAM调制)带集成Class1PA和低能量(BLE)支持的蓝牙v4.0+EDR并发蓝牙和WLAN操作单天线同时接收BT/WLAN支持标准SDIOV3.0，并与SDIOv2.0主机接口向后兼容:SDIOV3.0（4位）-在SDR104模式下最高可达208MHz时钟速率BT主机数字接口：-UART(高达4 Mbps)成的模具解决方案ECI-增强的共存支持、协调WLAN接收的BTSCO传输的能力
上传时间： 2022-05-20
上传用户：
DescriptionThe IMX385LQR-C is a diagonal 8.35 mm (Type 1/2) CMOS active pixel type solid-state image sensor with a squarepixel array and 2.13 M effective pixels. This chip operates with analog 3.3 V, digital 1.2 V, and interface 1.8 V triplepower supply, and has low power consumption. High sensitivity, low dark current and no smear are achieved throughthe adoption of R, G and B primary color mosaic filters. This chip features an electronic shutter with variablecharge-integration time.(Applications: Surveillance cameras)
标签： CMOS传感器 IMX385LQR-C
上传时间： 2022-06-18
上传用户：
sony CMOS传感器datasheet，IMX178LQJ-C_Data_SheetDescriptionThe IMX178LQJ-C is a diagonal 8.92 mm (Type 1/1.8) CMOS active pixel type image sensor with a square pixelarray and 6.44 M effective pixels. This chip operates with analog 2.9 V, digital 1.2 V and interface 1.8 V triple powersupply, and has low power consumption.High sensitivity, low dark current and no smear are achieved through the adoption of R, G and B primary colormosaic filters.This chip features an electronic shutter with variable charge-integration time.(Applications: Surveillance cameras, FA cameras, Industrial cameras)
标签： CMOS传感器 IMX178LQJ-C
上传时间： 2022-06-18
上传用户：
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
