soc
共 723 篇文章
soc 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 723 篇文章，持续更新中。
实验开发评估板设计与实现
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必
μC/OS-II在压力测控系统中的应用
本文将嵌入式实时操作系统μC/OS-II 应用到压力测控装置进行工业控制，详细叙述<BR>了将将嵌入式操作系统嵌入到SOC 构架的单片机C8051F041 上的方法，并在该基础上，结<BR>合PID
C8051F使用中的一些技术问题
Cygnal 公司推出的C8051F系列单片机，将8051推向了高速片上系统（SoC）的新时代。在C8051F中，具有与8051 指令完全兼容的CIP-51 内核，并汇集了许多单片机领域的先进技术；
SOC的SMBus在光纤陀螺输出接口中实现
本文介绍了SMBus串行总线数据传输格式，采用SOC的C8051F300作为光纤陀螺的输出接口，把光纤陀螺的输出由UART形式转换为SMBus形式输出，并给出了相应的硬件和软件实现方法。
SOC 技术的现状、水平和发展趋势（下）
着重从应用的角度介绍国内外SOC 技术的研究应用现状、可编程SOC 技术的研究应用水平（主要介绍数家有代表性厂商可编程SOC芯片及其开发平台）。最后介绍目前SOC技术发展比较明显的两大趋势——混合信号
路由算法研究及路由节点的FPGA设计
技术的飞速发展把芯片设计带入了十亿级晶体管的领域，这意味着单个芯片中可集成更多的IP核。而随着芯片中IP核数量的增多，片上系统(SoC)的设计方法将不再满足设计要求。这时，片上网络(Network On Chip，NOC)做为一种新的解决途径被提出来了。片上网络的可升级性(scalable)和易扩展性很好的满足了新设计的要求。片上网络逐渐发展成为片上总线之外的一种新的通信结构。总的来说，NOC网络
基于凤芯的DDR设计与FPGA验证
根据我国制定的数字电视广播时间表，2015年停止模拟电视播出，实现数字广播电视有线、卫星和无线的全国覆盖。未来10年我国需要3-5亿颗解码芯片，数字视频面临巨大的市场，解码标准之争已经演化成了芯片之争。Lifview(凤芯)系列产品拥有完全自主的知识产权，是支持国家自主标准AVS及主流国际标准，支持标清高清实时解码，灵活通用可配置的数字视音频编解码SoC芯片系列。凤芯Ⅲ主频要求200Mhz，片外存
基于FPGA的通用逻辑验证平台
随着ASIC设计规模越来越大，ASIC功能越来越复杂。要保证ASIC功能设计的正确性，验证是一个非常重要的部分。验证的主要目的，就是找出设计中存在的错误。 验证的目标，就是100％的测试ASIC设计中的所有电路，保证每部分电路都是按照期望的工作方式，完成预期芯片功能。验证的方法学很多，到目前为止，还没有一个公认的效率比较高的方法。 验证，可以由软件或硬件完成。用软件进行验证可以进行精确的时序仿真，
SOC与单片机应用技术的发展
SOC与单片机应用技术的发展:本文讨论SOC和单片机应用技术的发展；介绍SOC的基本技术特点和应用概念；分析作为IP家庭重要成员的单片机在SOC应用设计中的特点。通过讨论指出以嵌入技术为基础，单片机再
一种新颖的多媒体SoC芯片——Virgine G2
韩国ADChips 公司推出的内嵌32 位微处理器的多媒体芯片Virgine G2，集视频、音频处理<BR>为一身， 内部包括1 个基于三维图形算法的二维图形加速器，还嵌入了1 个32 通道的8/16
基于FPGA的组件控制器设计
SOC（System on a Chip）是目前国际上嵌入式系统研究的一个热点。为了能使SOC 面向<BR>实际应用，需要设计各种相应的组件控制器。本文描述了采用可编程器件进行组件控制器设计的方法，并
一种数模混合SoC 设计协同仿真的验证方法
数模混合信号仿真已经成为SoC芯片验证的重要环节。文章以一款固网短信电话专用SoC芯片为例，介绍一种使用Synopsys公司的NanoSim-VCS协同仿真环境进行仿真的验证方法，并给出验证结果。
基于SoC的数字摄像系统
重点介绍基于SoC的数字摄像系统的工作原理和内部电路。 最后对其芯片和系统性能进行简要说明。
基于SoC芯片的嵌入式医学检测设备平台设计
本文将嵌入式系统应用于医学检测设备的开发中，设计了以SoC 芯片为核心的嵌入<BR>式医学检测设备平台，介绍并探讨了其软硬件系统的基本原理、设计思想、实现方法,并在最后介绍了一个实用的例子。通过医学检
基于FPGA的JPEG实时图像编解码系统
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和
51 兼容载波通信单片机PL3105的通信软件设计
PL3105 芯片是为智能仪表设计的专用SoC芯片，具有8051 指令兼容的高速微处理器、直序扩频的载波通信等强大功能。本文介绍PL3105的主要特点及其载波通信原理，分析针对载波通信应用的软件设计方
IMDCT算法研究及其FPGA实现
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特
新型并行Turbo编译码器的FPGA实现
可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而，Turbo码迭代译码复杂度大，导致其译码延时大，故而在工程中的应用受到一定限制，而并行Turbo译码可以很好地解决上述
线性调频信号的脉冲压缩系统
本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现，包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义，概述了雷达数字脉冲压缩系统的主要研究内容，关键技术及其发展趋势，然后介绍了数字脉冲压缩系统设计与实现的要求，最后给出了本文的主要研究内容。 第二章叙述了线性调频信号脉冲压缩的基本原理，对系统设计的实现方法进行了实时性方面的论证，并基于
SoC 面世八年后的产业机遇
简介八年来SoC 的一般情况、探讨SoC 的基本概念结构，IP 核及其在SoC 应用设计中的作用。在IC业第二次重组中，SoC 集成服务业的兴起导致SoC 的快速发展，PSoC 捷足先登。文中还介绍了