opb接口sdram控制器源码
opb接口sdram控制器源码,标准参考设计,verilog语言...
opb接口sdram控制器源码,标准参考设计,verilog语言...
DDR2 SDRAM 控制器的FPGA实现...
sdram的时序操作的要求,希望大家看到了下下来对你有用:)...
K4T1G164QE_rev11数据手册 供查询...
基于FPGA的SDRAM串口实验,verilog语言编写...
基于DDR SDRAM控制器时序分析的模型,仅提供参考...
VerilogHDL实现的SDRAM完整工程文件,开发平台为Quartus。...
SDR SDRAM控制器提供了一个符合工业标准的SDR SDRAM的简单接口,该控制器可以使用Verilog HDL 或者VHDL语言来实现,同时针对Altera的APEX构架进行了优化...
ROM、SDRAM、RAM、DRAM、SRAM、FLASH的区别...
verilog 代码,读写SDRAM 不带仿真,需要自己编写测试文件...