有机发光显示器件(OrganicLight-EmittingDiodes，OLEDs)作为下一代显示器倍受关注，它具有轻、薄、高亮度、快速响应、高清晰度、低电压、高效率和低成本等优点，完全可以媲美CRT、LCD、LED等显示器件。作为全固化显示器件，OLED的最大优越性是能够与塑料晶体管技术相结合实现柔性显示，应用前景非常诱人。OLED如此众多的优点和广阔的商业前景，吸引了全球众多研究机构和企业参与其研发和产业化。然而，OLED也存在一些问题，特别是在发光机理、稳定性和寿命等方面还需要进一步的研究。要达到这些目标，除了器件的材料，结构设计外，封装也十分重要。 本论文的主要工作是利用现有的材料，从绿光OLED器件制作工艺、发光机理，结构和封装入手，首先，探讨了作为阳极的ITO玻璃表面处理工艺和ITO玻璃的光刻工艺。ITO表面的清洁程度严重影响着光刻质量和器件的最终性能；ITO表面经过氧等离子处理后其表面功函数增大，明显提高了器件的发光亮度和发光效率。 其次，针对光刻、曝光工艺技术进行了一系列相关实验，在光刻工艺中，光刻胶的厚度是影响光刻质量的一个重要因素，其厚度在1.2μm左右时，光刻效果理想。研究了OLED器件阴极隔离柱成像过程中的曝光工艺，摸索出了最佳工艺参数。 然后采用以C545T作为绿光掺杂材料制作器件结构为ITO/CuPc(20nm)/NPB(100nm)/Alq3(80nm)：C545T(2.1％掺杂比例)/Alq3(70nm)/LiF(0.5nm)/Al(1,00nm)的绿光OLED器件。最后基于以上器件采用了两种封装工艺，实验一中，在封装玻璃的四周涂上UV胶，放入手套箱，在氮气保护气氛下用紫外冷光源照射1min进行一次封装，然后取出OLED片，在ITO玻璃和封装玻璃接口处涂上UV胶，真空下用紫外冷光源照射1min，固化进行二次封装。实验二中，在各功能层蒸镀完成后，又在阴极的外面蒸镀了一层薄膜封装层，然后再按实验一的方法进行封装。薄膜封装层的材料分别为硒(Se)、碲(Te)、锑(Sb)。分别对两种封装工艺器件的电流-电压特性、亮度-电压特性、发光光谱及寿命等特性进行了测试与讨论。通过对比，研究发现增加薄膜封装层器件的寿命比未加薄膜封装层器件寿命都有所延长，其中，Se薄膜封装层的增加将器件的寿命延长了1.4倍，Te薄膜封装层的增加将器件的寿命延长了两倍多，Sb薄膜封装层的增加将器件的寿命延长了1.3倍，研究还发现薄膜封装层基本不影响器件的电流-电压特性、色坐标等光电性能。最后，分别对三种薄膜封装层材料硒(Se)、碲(Te)、锑(Sb)进行了研究。
上传时间： 2013-07-11
上传用户：liuwei6419
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用的图形卡硬件相同。因此，FPGA芯片非常适合这项工作。 本文主要工作包括以下几个方面： 1、本文提出了一种MIPmapping纹理映射优化方法，改进了MIPmapping映射细化层次算法及纹理图像的存储方式，减少纹理寻址的计算量，提高纹理存储的相关性。详细内容请阅读第三章。 2、提出了一种MIPmapping纹理映射优化方法的硬件实现方案，该方案针对移动设备对功耗和面积的要求，以及分辨率不高的特点，在参数空间到纹理地址的计算中用定点数来实现。详细内容请阅读第四章。 3、实现了纹理映射流水线单元纹理地址产生电路，及纹理滤波电路的FPGA设计，并给出设计的综合和仿真结果。详细内容请阅读第五章4、实现了符合IEEE 754单精度标准的乘法、乘累加及除法运算器电路。乘法器采用改进型Booth编码电路以减少部分积数量，用Wallace对部分积进行压缩；乘累加器采用multiply-add fused算法，对关键路径进行了优化；除法器为基于改进型泰勒级数展开的查找表结构实现，查找表尺寸只有208字节，电路为固定时延，在电路尺寸、延时及复杂度方面进行了较好的平衡。
上传时间： 2013-04-24
上传用户：yxvideo
•Founded in Jan. 08, 2001 in Shanghai, China.•Fabless IDH focused on Analog & Mixed Signal Chip design & marketing •Over 100 IC introduced.•Over 200 OEM Customer worldwide•ISO-9000 Certified•Distribution Channel in Taiwan, China & Japan To achieve 100% customer satisfactionby producing the technically advanced product with the best quality, on-time delivery and service. Leverages on proprietary process and world-class engineering team to develop innovative & high quality analog solutions that add value to electronics equipment.
标签： Circuit Analog Design Porta
上传时间： 2013-10-24
上传用户：songnanhua
PCI ExpressTM Architecture Add-in Card Compliance Checklist for the PCI Express Base 1.0a SpecificationThe PCI Special Interest Group disclaims all warranties and liability for the use of this document and the information contained herein and assumes no responsibility for any errors that may appear in this document, nor does the PCI Special Interest Group make a commitment to update the information contained herein.Contact the PCI Special Interest Group office to obtain the latest revision of this checklistQuestions regarding the ths document or membership in the PCI Special Interest Group may be forwarded tPCI Special Interest Group5440 SW Westgate Drive #217Portland, OR 97221Phone: 503-291-2569Fax: 503-297-1090 DISCLAIMERThis document is provided "as is" with no warranties whatsoever, including any warranty of merchantability, noninfringement, fitness for any particular purpose, or any warranty otherwise arising out of any proposal, specification, or sample. The PCI SIG disclaims all liability for infringement of proprietary rights, relating to use of information in this specification. No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted herein.
标签： Architecture ExpressTM PCI
上传时间： 2013-11-03
上传用户：gy592333
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
This document provides practical, common guidelines for incorporating PCI Express interconnect layouts onto Printed Circuit Boards (PCB) ranging from 4-layer desktop baseboard designs to 10- layer or more server baseboard designs. Guidelines and constraints in this document are intended for use on both baseboard and add-in card PCB designs. This includes interconnects between PCI Express devices located on the same baseboard (chip-to-chip routing) and interconnects between a PCI Express device located “down” on the baseboard and a device located “up” on an add-in card attached through a connector. This document is intended to cover all major components of the physical interconnect including design guidelines for the PCB traces, vias and AC coupling capacitors, as well as add-in card edge-finger and connector considerations. The intent of the guidelines and examples is to help ensure that good high-speed signal design practices are used and that the timing/jitter and loss/attenuation budgets can also be met from end-to-end across the PCI Express interconnect. However, while general physical guidelines and suggestions are given, they may not necessarily guarantee adequate performance of the interconnect for all layouts and implementations. Therefore, designers should consider modeling and simulation of the interconnect in order to ensure compliance to all applicable specifications. The document is composed of two main sections. The first section provides an overview of general topology and interconnect guidelines. The second section concentrates on physical layout constraints where bulleted items at the beginning of a topic highlight important constraints, while the narrative that follows offers additional insight.
上传时间： 2013-10-15
上传用户：busterman
附件为：pdf转cad软件最新版 PDF Fly V7.1安装文件。还附有自制的Crack，把我的文件 贴到装好的目录下就行了!没有30天限制。 附pdf转cad软件使用教程： 1、pdf转cad软件的界面比较简单的，如下图，点击ADD添加你要转换的PDF文件，然后下一步 2、选择DXF格式，然后在右边的option里面还可以进行相关的设置 3、然后再下一步。step 3页面只要点最下面的 convert 就可以了 转完以后同样线条没有什么大问题的，只是文字肯定是被打碎的，你自己需要删除后重新输入要重新输入。
上传时间： 2013-11-02
上传用户：asdstation
为解决传统可视倒车雷达视频字符叠加器结构复杂，可靠性差，成本高昂等问题，在可视倒车雷达设计中采用视频字符发生器芯片MAX7456。该芯片集成了所有用于产生用户定义OSD，并将其插入视频信号中所需的全部功能，仅需少量的外围阻容元件即可正常工作。给出了以MAX7456为核心的可视倒车雷达的软、硬件实现方案及设计实例。该方案具有电路结构简单、价格低廉、符合人体视觉习惯的特点。经实际装车测试，按该方案设计的可视倒车雷达视场清晰、提示字符醒目、工作可靠，可有效降低驾驶员倒车时的工作强度、减少倒车事故的发生。 Abstract: A new video and text generation chip，MAX7456，was used in the design of video parking sensor in order to simplify system structure，improve reliability and reduce cost. This chip included all the necessary functions to generate user-defined OSDs and to add them into the video signals. It could be put into work with addition of just a small number of resistances and capacitors. This paper provided software and hardware implementation solutions and design example based on the chip. The system had the characteristics of simplicity in circuit structure，lower cost，and comfort for the nature of human vision. Loading road test demonstrates high video and text display quality and reliable performance，which makes the driver easy to see backward and reduces chance of accidents.
上传时间： 2013-12-10
上传用户：qiaoyue
清单1 LSDAA: ADC R16,R16 ;十进制数（在R16中）左移调整子程序 ADDAA: IN R6,SREG ;bcd码相加调整子程序，先保存相加后的 LDI R17,$66 ;状态the old status ADD R16,R17 ;再将和预加立即数$66 IN R17,SREG ;输入相加后新状态(the new status) OR R6,R17 ;新旧状态相或 SBRS R6,0 ;相或后进位置位则跳行 SUBI R16,$60 ;否则减去$60(十位bcd不满足调整条件) SBRS R6,5 ;半进位置位则跳行 SUBI R16,6 ;否则减去$06(个位bcd不满足调整条件) ROR R6 ;向高位BCD返还进位位! RET
上传时间： 2013-10-08
上传用户：zh_901
