ICCAVR软件中文使用说明书:一ImageCraft 的ICC AVR 编译器安装1 运行光盘上的SETUP.EXE 程序进行安装方法一a 打开我的电脑b 打开光盘驱动器所对应的盘符c 双击光盘中文件SETUP.EXE 的图标d 按照屏幕提示选定一个安装路径后进行安装方法二a 在开始菜单中选择运行项目b 在运行对话框中填入drive:\setup.exe注意drive 对应你的机器中的光盘驱动器盘符c 按确定键开始安装d 其余同方法一注意按上述方法进行安装后得到的是一个只可以使用30 天的未注册版对正式版用户还要进行第二步的注册才可得到一个无时间限制的正式版ICC AVR 正式版分标准版和专业版在标准版中有一些功能限制如代码的压缩工程和文件的配置检查在标准版中不可以使用
上传时间： 2013-10-23
上传用户：hwl453472107
ICCAVR教程，ICCAVR软件中文件使用说明书，双龙公司翻译整理。建议大家认真学习一下这个资料，内容不是很长，看了之后会对ICCAVR有更深的了解。 ImageCraft ICCAVR 的中文使用说明翻译 詹卫前一ImageCraft 的ICC AVR 编译器安装1 运行光盘上的SETUP.EXE 程序进行安装方法一a 打开我的电脑b 打开光盘驱动器所对应的盘符c 双击光盘中文件SETUP.EXE 的图标d 按照屏幕提示选定一个安装路径后进行安装方法二a 在开始菜单中选择运行项目b 在运行对话框中填入drive:\setup.exe注意drive 对应你的机器中的光盘驱动器盘符c 按确定键开始安装d 其余同方法一注意按上述方法进行安装后得到的是一个只可以使用30 天的未注册版对正式版用户还要进行第二步的注册才可得到一个无时间限制的正式版ICC AVR 正式版分标准版和专业版在标准版中有一些功能限制如代码的压缩工程和文件的配置检查在标准版中不可以使用
上传时间： 2013-11-05
上传用户：zhyfjj
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
固件作为目标板启动最核心程序，不仅仅需要引导操作系统，更重要的是需要实现所有硬件的初始化和自检等，方便设备的维护和保养。U-Boot作为一款通用的开源固件程序，具有良好的可移植性和完整的功能。通过分析U-Boot的目录结构和启动流程以及目标板的设计需求，来实现完成基于MPC8548E目标板的具体修改和移植，并增加关键硬件的自检功能，同时阐述通过设置环境变量来启动操作系统内核。对于不同的CPU和开发板，本U-Boot的启动原理分析和移植有一定的借鉴意义。
上传时间： 2014-12-30
上传用户：lllliii
Keil C51 V8 专业开发工具（PK51） PK51是为8051系列单片机所设计的开发工具，支持所有8051系列衍生产品，，支持带扩展存储器和扩展指令集（例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters）的新设备,以及支持很多公司的一流的设备和IP内核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。 通过PK51专业级开发工具，可以轻松地了解8051的On-chip peripherals与及其它关键特性。 The PK51专业级开发工具包括… l μVision Ø 集成开发环境 Ø 调试器 Ø 软件模拟器 l Keil 8051扩展编译工具 Ø AX51宏汇编程序 Ø ANSI C编译工具 Ø LX51 连接器 Ø OHX51 Object-HEX 转换器 l Keil 8051编译工具 Ø A51宏汇编程序 Ø C51 ANSI C编译工具 Ø BL51 代码库连接器 Ø OHX51 Object-HEX 转换器 Ø OC51 集合目标转换器 l 目标调试器 Ø FlashMON51 目标监控器 Ø MON51目标监控器 Ø MON390 (Dallas 390)目标监控器 Ø MONADI (Analog Devices 812)目标监控器 Ø ISD51 在系统调试 l RTX51微实时内核 你应该考虑PK51开发工具包,如果你… l 需要用8051系列单片机来开发 l 需要开发 Dallas 390 或者 Philips 51MX代码 l 需要用C编写代码 l 需要一个软件模拟器或是没有硬件仿真器 l 需要在单芯片上基于小实时内核创建复杂的应用
上传时间： 2013-10-30
上传用户：yy_cn
读写器的设计是畜产品可溯源系统的硬件基础和关键技术之一。采用自行设计基于CC1110芯片读写器的方法，该读写器可通过USB接口灵活组成基站式读写器或手持式读写器，大大提高畜产品可溯源系统的兼容性和可移植性。通过读写器的实际测试，得出下列结论：随着数据传输率的减小，通讯距离和信号强度都逐渐增加；采用60 kbps数据传输率，MSK调制方式，540 kHz滤波带宽时，读写器和电子标签可在90 m范围内准确识别。
上传时间： 2013-10-27
上传用户：lchjng
针对ARM CPU S3C2410的特点，设计开发了外围网卡接口平台，通过驱动程序对以太网控制芯片DM9000的控制，实现了网络数据传输功能。硬件方面主要涉及以太网网络接口的设计，软件方面主要是设计以太网控制芯片驱动程序。该嵌入式系统网络接入方案具有硬件接口简单、外围器件少、价格低廉、开发周期短等特点
上传时间： 2013-10-17
上传用户：woshinimiaoye
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17
上传时间： 2013-10-22
上传用户：a6697238
