介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-10-17
上传用户：cc1915
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
带解码四路无线遥控接收模块
上传时间： 2013-11-13
上传用户：小眼睛LSL
UT-620 TCPIP 转RS-232RS-485422 网络转换器使用说明书
上传时间： 2013-11-08
上传用户：ve3344
RS-485 是一种工业通信接口，其特点是在短距离传输时速度可以到35Mbps,长距离时速度可以到达 100 kbps. .由于外界环境或者大的感性负 载等原因，瞬态脉冲和浪涌也会在其数据线上产生尤是长距离传输中还很容易遇到线错接或者短路等突发问题，这些都会使其性能下降而影响到整个系统的数据传输。
上传时间： 2013-12-30
上传用户：cjf0304
旋变解码AU6802N1接口电路设计
上传时间： 2013-10-12
上传用户：dysyase
红外解码原理
上传时间： 2013-10-27
上传用户：fdfadfs
解码芯片HK6300
上传时间： 2013-11-04
上传用户：R50974
K60_Flash_Noika5110_超声波测距_AB相正交解码测速
标签： Flash_Noika 5110 60 AB
上传时间： 2014-12-29
上传用户：windwolf2000
本文从数字音频压缩技术和VLSI 技术近些年的发展介绍出发，强调了数字音频压缩技术的发展离不开VLSI 设计，同时也促进VLSI的发展。这才使得现在音频的压缩率越来越高的同时，音乐的质量也得到了很大的提升，而本文就主要介绍了一种压缩率非常高的最新音频格式：AAC 的音频解码器在FPGA 上的设计以及实现。
上传时间： 2013-10-26
上传用户：邶刖
