虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

risc-v

risc-v(发音为“risk-five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。
  • A tutorial and open source code for finding edges and corners based on the filters used in primary v

    A tutorial and open source code for finding edges and corners based on the filters used in primary visual cortex.

    标签: and tutorial finding corners

    上传时间: 2013-12-24

    上传用户:qb1993225

  • Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and V

    Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and Voronoi diagrams are among the most widely used data structures in the field of Computational Geometry. These are Java-oriented source codes.

    标签: Delaunay triangulations triangulation clicking

    上传时间: 2013-11-25

    上传用户:zhaiye

  • 1、 求当前会话的SID

    1、 求当前会话的SID,SERIAL# SELECT Sid, Serial# FROM V$session WHERE Audsid = Sys_Context( USERENV , SESSIONID )

    标签: SID

    上传时间: 2017-02-25

    上传用户:liuchee

  • 夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件

    夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件,包括书中所测试的三个程序和相关数据,绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的,只有一个mcu的代码,但很多和书中的是不一样的,自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方,如clk_gen.v中clk2,clk4是没有用的,assign clk1=~clk再用clk1的negedge clk1来触发各个module也是不太好的,会使时序恶化,综合时很可能会setup vio的,所以觉得直接用clk的上升沿来触发各个module比较好

    标签: TESTBENCH RISC_CPU modelsim 8位

    上传时间: 2014-01-08

    上传用户:ippler8

  • pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM92

    pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM920T RISC processor designed by Advanced RISC Machines, Ltd. The ARM920T implements MMU, AMBA BUS, and Harvard cache architecture with separate 16KB instruction and 16KB data caches, each with an 8-word line length.

    标签: outstanding S3C2440A features pccard

    上传时间: 2013-12-24

    上传用户:lizhen9880

  • Verilog HDL的程式

    Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v!

    标签: Verilog HDL 程式

    上传时间: 2017-03-06

    上传用户:onewq

  • FAS 完整的固定资产管理系统 开发说明 程序开发环境: Microsoft Windows XP Profresional + Service Pack 2 Microsoft V

    FAS 完整的固定资产管理系统 开发说明 程序开发环境: Microsoft Windows XP Profresional + Service Pack 2 Microsoft Visual FoxPro 6.0 简体中文版

    标签: Microsoft Profresional Windows Service

    上传时间: 2014-12-21

    上传用户:hakim

  • 基于fpga的停表设计vudl编写

    基于fpga的停表设计vudl编写,使用vhdl编写的.v文件。

    标签: fpga vudl 编写

    上传时间: 2017-03-12

    上传用户:lx9076

  •  给定一棵有向树T

     给定一棵有向树T,树T中每个顶点u都有一个权w[u],树的每条边[u,v]也都有一个非负边长d[u,v]。有向树T的每个顶点u可以看做客户,其服务需求量为w[u]。每条边[u,v]的边长d[u,v]可以看做是运输费用。如果在顶点u处未设置服务机构,则将顶点u处的服务需求沿有向树的边(u,v]转移到顶点v处服务机构,则需付出的服务转移费用为w[u]*d[u,v]。树根处已设置了服务机构,现在要在树T中增设k处服务机构,使得整棵树T的服务转移费用最小。该算法对于给定的有向树T,计算在树T中增设k处服务机构的最小服务转移费用。

    标签:

    上传时间: 2017-03-13

    上传用户:semi1981

  • 为了开发出适用于各种无线通信网络的应用和业务

    为了开发出适用于各种无线通信网络的应用和业务,人们通过不断的努力,制定了一个业界的技术标准和规范,这就是无线应用协议 [ WAP ]。无线应用环境(Wireless ApplicationE n v i r o n m e n t,WA E)是WAP协议的一部分,它定义了各种无线终端,诸如移动电话、寻呼机和个人数字助理(P D A)上使用的应用结构。

    标签: 无线通信网络

    上传时间: 2017-03-13

    上传用户:BIBI