本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
标签： Verilog verilog System VHDL
上传时间： 2013-10-16
上传用户：牛布牛
本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高 （xilinx公司编写）
标签： Testbenches Efficient Writing
上传时间： 2013-10-18
上传用户：xiaodu1124
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意义
标签： Synthesis Coding Styles Guide
上传时间： 2014-12-23
上传用户：huql11633
提出了一种基于仿生小波变换和模糊推理的变步长自适应滤波语音降噪算法。该算法首先用仿生小波变换法对包含噪声的语音信号进行小波分解，以分离出来的噪声信号作为自适应滤波器的输入，选择基于模糊推理变步长自适应算法对带噪声语音信号进行降噪处理，最终实现语音信号的信噪分离，去除语音信号中的噪声。仿真结果表明，该方法对语音信号有较为明显的降噪效果。
上传时间： 2013-10-14
上传用户：恋天使569
为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design System 2009）软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。
上传时间： 2013-12-16
上传用户：萍水相逢
利用电容加载传输线缩短理论，重新设计腔体滤波器的内部结构，利用T型梳状结构实现加载电容，减小腔体尺寸。仿真设计并实际加工出一个中心频率为2.4GHz的带通滤波器。在保持普通腔体滤波器高功率容量、小差损、高带外抑制等优点的基础上有效减小滤波器体积，从而有利于其小型化应用。
上传时间： 2013-12-02
上传用户：源弋弋
采用锁相环技术设计了一种稳定、低噪声的C波段频率源。建立了锁相环的相位噪声模型并分析影响相位噪声的因素，进行了锁相环低通滤波器的设计。利用软件对环路的稳定性和相位噪声进行仿真，相位裕度在45°以上，环路工作稳定，且具有较好的相位噪声特性
上传时间： 2014-12-23
上传用户：吾学吾舞
功率合成器是大功率固态高功放的重要组成器件。应用散射参数原理对功率合成器的合成效率进行了研究，对一路或者几路功率合成器输入失效时的合成效率进行了分析，并在某型大功率固态高功放功率合成器中进行了验证。
上传时间： 2013-10-07
上传用户：nem567397
为去除脑电信号采集过程中存在的噪声信号，提出了基于小波阈值去噪的脑电信号去噪。以小波阈值降噪为基础，首先利用db4小波对脑电信号进行5尺度分解，然后采用软、硬阈值与小波重构的算法进行去噪。通过对MIT脑电数据库中的脑电信号进行仿真，结果表明，采用软阈值方法有效去除了噪声，提高了脑电信号的信噪比。
上传时间： 2014-12-23
上传用户：如果你也听说
提出了一种有效实现自动纠错功能FIR数字滤波器技术，该技术采用2种不同架构的标准滤波器通过并行操作来完成。任一滤波器软错误的发生就会引起两个滤波器输出不匹配，达到检测错误的目的，增强了传统滤波器对差错检测和差错纠正的支持。最后对该滤波器地性能进行评估，该滤波器性能良好，纠错率接近100%，可广泛运用在各种信号处理中。
上传时间： 2013-10-27
上传用户：dysyase
