VHDL写的SCI接口。quartusII6.0的工程!
VHDL写的SCI接口。quartusII6.0的工程!...
VHDL写的SCI接口。quartusII6.0的工程!...
本源码是用verilog编写控制LCD——使用Quartusii,开发平台使用的是DE2开发板,可实现1602上任意字符显示...
个人使用QuartusII的一点小小心得,跟大家分享一下,对初学者有很大帮助哦...
在quartusII下用verilog语言自己写的IP核,对FPGA开发初学者有帮助的。...
Altera Quartusii静态时序分析(Static Timing Analysis)基础及应用...