PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形
PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形...
PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形...
给予quartus II 软件 verilog 描述的 74ls161 包含仿真波形...
基于Quartus II的十进制加法计数器的项目设计,包含了项目文件和VHDL源代码...
Quartus II 5.0下写的一个单总线架构的CPU设计,包括控制器、运算器、译码电路等。模拟的时钟脉冲也给出。已经通过Quartus II 5.0运行。可以给需要设计总线架构CPU的同学一点参考。...
这是利用Quartus II软件设计的数码管显示与控制功能,包括1.无选位的3位显示2.带选位的3位数码管稳定显示3.带有清零和暂停的3位数码管计数...