多媒体正在使我们的生活变得越来越丰富多彩。报纸，相片，CD机，电视，电影已经被PC机很好地整合到了一起，而互联网又使得多媒体资源的交流成为可能。跨越网络时代、信息时代、多媒体时代，后PC时代的到来，呼唤新一代的多媒体系统，它体积更小，功能更全，界面更友好。本系统就是面向这一需求而设计的。 嵌入式多媒体系统除了具有播放音乐，视频，浏览图片，电子书的基本功能外，一些方案还集成了视频录制、数码相机、数码摄像机、FM收音机、卫星定位导航系统、掌上游戏机和移动电视等等各种附加功能以满足不同的市场需求。本课题开发一套具有音频、视频、图片和电子书等功能的嵌入式多媒体系统解决方案，硬件部分以ARM处理器S3C241O为核心，软件部分以Linux操作系统为核心进行开发，系统具有体积小，成本低等特点。 本论文按照硬件、固件、软件三个层面分析了基于ARM Linux的嵌入式多媒体系统的设计和实现。硬件部分分处理器和外围电路两部分进行介绍。固件部分包括引导加载程序vivi的移植，Linux 2.6内核的移植，配置Cramfs根文件系统，Linux设备驱动程序开发。软件部分对Linux应用开发作出了讨论，包括系统的功能模块和软件构架，重点是基于MiniGUI的图形界面设计。在论文的最后，分析了系统的优缺点，以及单片解决方案和多处理器方案的比较，并展望了嵌入式多媒体系统的发展方向。
上传时间： 2013-06-03
上传用户：xfbs821
经济的快速发展使得人们越来越注重生活质量，对于有害气体的检测成为人们的迫切要求，我国气敏传感器发展迅速，但由于气敏传感器的高阻值特性及接口电路复杂等原因，气敏传感器测量装置发展缓慢。在了解气敏传感器的气敏机理及气敏传感器的工作原理的前提下，设计了一种新型的气体浓度测量装置，并将采集到的信号处理后通过无线传输设备传送。该装置以ARM7为内核的LPC2131 作为微处理器，利用其强大的数据计算处理能力及控制能力,设计出了显示气体浓度值的测量电路。此外由于因LPC2131 内部集成了多种硬件电路接口，有效地降低了成本，减小了装置体积。 在无线传输部分，采用挪威Nordic公司的单片射频收发器nRF403，nRF403工作在433或315MHz国际上通用的ISM频段,双工作频段可以自由切换,FSK 调制解调,采用直接数字合成DSS和锁相环稳频PLL 进行频率合成,频率稳定性好,发射数据时无方向性要求,在高速移动和振动等情况有抗干扰能力。本测量装置的设计主要包括硬件和软件两大部分。硬件部分由四部分组成：数据采集电路、ARM系统模块电路设计、无线收发电路模块、显示模块组成。软件部分的设计包括：通道选择程序设计、A/D转换程序设计、信号处理程序（算法）、无线收发程序、液晶模块程序设计、以及PC端应用程序设计。经过实际的测量，本装置可对外界气体浓度进行准确的测量，精度保持误差在1.5％以内。本装置具有高灵敏度、小型、简单、低耗等优点。
上传时间： 2013-04-24
上传用户：17826829386
由于永磁伺服电机具有转子转动惯量 小，响应速度快，效率高，功率密度高，电机体积小，消除电刷而减少噪音和维护等其他电机难以比拟的优点，在高性能位置伺服领域，尤其为伺服电机组成的伺服系统应用越来越广泛。 永磁无刷电机有两种形式:方波式和正弦波式。本文主要研究以pmsm 为伺服电机的伺服系统 目前实现永磁同步电动机的控制主要采用dsp、dsp+fpga和dsp+asic三种途径。而前两种方式实现位置控制编程量较大，美国国际整流器公司针对高性能交流伺服驱动要求，基于fpga技术开发出了完整的闭环电流控制和速度控制的伺服系统单片解决方案—irmck201。本文就是基于这种数字运动控制芯片，设计了dsp和irmck201的交流伺服控制系统。该系统具有性能优越，结构简单，编程任务小，开发周期短等优点，对其他交流位置伺服控制系统也具有很好的推广意义。
上传时间： 2013-06-07
上传用户：zgu489
本文介绍使用VB6.0开发工具实现PC机与单片机的串行通讯的基本原理和方法。并结合具体实例给出使用RS-232接口进行串行通信的基本程序。随着计算机技术尤其是单片微型机技术的发展，人们已越来越
上传时间： 2013-04-24
上传用户：1222
美国ISD公司的2500芯片，按录放时间60秒、75秒、90秒和120秒分成ISD2560、2575、2590和25120四个品种。ISD2500系列和1400系列语音电路一样，具有抗断电、音质好，使
上传时间： 2013-06-01
上传用户：hank
MC14433中文资料。MC14433是美国Motorola公司推出的单片3 1/2位A/D转换器，其中集成了双积分式A/D转换器所有的CMOS模拟电路和数字电路。具有外接元件少，输入阻抗高，功耗低，电源电压范围宽，精度高等特点，并且具有自动校零和自动极性转换功能，只要外接少量的阻容件即可构成一个完整的A/D转换器。。。。。。
上传时间： 2013-04-24
上传用户：wdq1111
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
最新的研究进展是OFDM的出现，并且在2000年出现了第一个采用此技术的无线标准(HYPERLAN-Ⅱ)。由于它与TDMA及CDMA相比能处理更高数据速率，因此可以预想在第四代系统中也将使用此技术。 宽带应用和高速率数据传输是OFDM调制/多址技术通信系统的重要特征之一。作者通过参与国家863计划项目“OFDM通信系统”一年以来的研发工作，对OFDM通信系统及相关技术有了深入的理解，积累了大量实际经验，并在相关工作中取得了部分研究成果。 另一方面，关于宽带自适应均衡技术的研究在近年来也引起了广泛的关注。它是补偿信道畸变的重要的技术之一。作者通过参与该项目FPGA部分的开发与调试工作，基于单片FPGA实现了均衡部分；此外，作者在频域自适应均衡算法方面也取得了一些理论成果。 本文的主体部分就是根据上述工作的内容展开的。 首先介绍了本课题相关技术的发展情况，主要包括：OFDM系统的技术原理、技术优势、历史和现状，均衡技术的特点和发展等。末尾叙述了本课题的来源和研究意义，并简介了作者的主要工作和贡献。确定将WSSUS分布和瑞利衰落作为本文研究的信道模型。主要分析了常用的时域均衡器，均是单载波非扩频数字调制中常用到的均衡器和均衡算法，为接下来的进一步研究作理论参考。 接着，论述了均衡必须用到的信道估计技术。重点就该方案的核心算法(频域均衡算法)进行了数学上进行了较深入的研究，建立系统模型，并据此推导了三种频域均衡的算法：频域消除HICI，Gauss-Seidel迭代算法，频域线性内插。采用WSSUS信道模型进行了计算机仿真，得出了采用这些均衡算法在不同条件下的性能曲线。并且系统地、有重点地对该方案的原理和实质进行了较深入的讨论。归纳比较了各种算法的算法复杂度和能达到的性能，并且结合信道纠错编解码进行了细致的分析。进一步尝试设计了无线局域网OFDM系统的设计，采用典型的欧洲Hyperlan2系统为例，把研究成果引入到实际的整个系统中来看。结合具体的系统指出了该均衡算法在抗衰落和相位偏移方面的应用。 最后，描述了利用Xilinx的xc2v3000-4FG676型号芯片针对OFDM系统实现频域自适应均衡的方法，主要给出了设计方法、时序仿真结果和处理速度估值等；并结合最新的FPGA发展动态和特点，对基于FPGA实现其他均衡算法的升级空间进行了讨论。 本文的结束语中，对作者在本文中所作贡献进行了总结，并指出了仍有待深入研究的几个问题。
上传时间： 2013-04-24
上传用户：
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-19
上传用户：sjyy1001
