VIP专区-PCB源码精选合集系列（24）资源包含以下内容：1. 多层印制板设计基本要领.2. 印刷电路板的过孔设置原则.3. 高速电路传输线效应分析与处理.4. 混合信号PCB设计中单点接地技术的研究.5. 高性能PCB设计的工程实现.6. 高性能覆铜板的发展趋势及对环氧树脂性能的新需求.7. 如何快速创建开关电源的PCB版图设计.8. 数字与模拟电路设计技巧.9. 探索双层板布线技艺.10. 通孔插装PCB的可制造性设计.11. 用单层PCB设计超低成本混合调谐器.12. 怎样才能算是设计优秀的PCB文件？.13. PCB设计的可制造性.14. LVDS与高速PCB设计.15. pspice使用教程.16. 传输线.17. Pspice教程(基础篇).18. powerpcb(pads)怎么布蛇形线及走蛇形线.19. DRAM内存模块的设计技术.20. PCB被动组件的隐藏特性解析.21. 数字地模拟地的布线规则.22. 信号完整性知识基础(pdf).23. 差分阻抗.24. pcb layout design(台湾硬件工程师15年经验.25. PCB设计经典资料.26. 高速PCB基础理论及内存仿真技术(经典推荐).27. pcb layout规则.28. ESD保护技术白皮书.29. SM320 PCB LAYOUT GUIDELINES.30. HyperLynx仿真软件在主板设计中的应用.31. pcb布线经验精华.32. 计算FR4上的差分阻抗(PDF).33. Hyperlynx仿真应用:阻抗匹配.34. PCB布线原则.35. 高速PCB设计指南.36. 电路板布局原则.37. 磁芯电感器的谐波失真分析.38. EMI设计原则.39. 印刷电路板设计原则.40. PCB设计问题集锦.
上传时间： 2013-07-16
上传用户：eeworm
VIP专区-PCB源码精选合集系列（25）资源包含以下内容：1. 电磁兼容设计-电路板级(电子书).2. 开关电源EMI设计(英文版).3. SOD323A/123/523/723封装尺寸.4. 地环路干扰策略与地线设计.5. 华硕内部的PCB基本规范.6. 阻抗匹配.7. PCB电源设计经典资料.8. 华为pcb布线规范免费下载.9. pci e PCB设计规范.10. PCB电磁辐射预实验技术研究.11. pcb检查标准.12. 共模干扰差模干扰及其抑制技术分析.13. 传输线与电路观点详解.14. 关键电路EMC设计技术.15. 传输线理论与阻抗匹配.16. pcb电磁兼容设计.17. 被动组件之电感设计与分析.18. 传输线理论.19. pcb专业术语词典.20. I2C总线器件在高抗干扰系统中的应用.21. 国外生产厂商型号前缀互联网网址.22. pcb Layout 设计从基础到实践多媒体教程.23. 电容器的寄生作用与杂散电容.24. 高速电路信号完整性分析之应用篇.25. PCB设计时铜箔厚度,走线宽度和电流的关系.26. 阻抗特性设计要求.27. PCB板各个层的含义.28. 电磁兼容培训教材.29. IC封裝製程簡介(IC封装制程简介).30. BGA出线规则.31. 电路板级的电磁兼容设计.32. PCB电子书刊12期.33. BMP转为PCB图的抄板软件winbtp2.34. protel画板软件.35. Sprint-Layout V5.0免安装中文版.36. PADS9.5完整版下载地址（含破解和补丁）.37. PCB四层板设计原理下载.38. PCB快速拼版软件(企业版)下载.39. PADS9.5_3in1.40. pcb彩色抄板软件破解版下载.
上传时间： 2013-06-03
上传用户：eeworm
DesignSpark PCB 设计系统构建于集成设计环境之上，提供从捕获原理图到印刷电路板(PCB) 的设计和布局所需的全部工具。系统要求：DesignSpark 可在Windows 操作系统下运行，但是我们推荐您使用Windows XP。它不可以在Windows 3.1x 或Linux 下运行。推荐使用速度超过1Ghz 的奔腾处理器和至少256Mb 的 RAM。在一年的时间内，获奖的DesignSpark PCB设计工具已经有超过万人下载！平均每日便有100次下载，免费且正版，深受工程师喜爱的强大软件。
上传时间： 2013-06-17
上传用户：eeworm
cadence allegro pcb layout详细教程
上传时间： 2013-06-18
上传用户：helmos
印制电路板（PCB）设计规范 本规范归定了华为公司PCB设计的流程和设计原则，主要目的是为PCB设计者提供必须遵循的规则和约定。
上传时间： 2013-04-24
上传用户：huangzchytems
AVR单片机软硬件设计教程-入门篇 ——学单片机就要学AVR！
上传时间： 2013-05-30
上传用户：h886166
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
想成为PCB高速设计高手，请看世界级的PCB设计水准。
标签： 高速电路板
上传时间： 2013-04-24
上传用户：英雄
本课件可用来与作者编著的《C语言程序设计教程》（人民邮电出版社）配合使用，也可独立使用。 使用中，编译器最好使用VC++6.0。课件中，有关程序的调试内容大部分没有纳入课件之中，这是因为本课件是与VC++6.0集成开发环境配合使用的，教师在课堂上使用集成开发环境时，可随时给学生讲授开发环境调试工具的使用和C程序的调试技巧。如果采用TC2.0开发环境，本课件也能使用。 由于课件主要是讲授C程序设计，有关C语言语法的一些细节较少涉及，这主要是考虑到教师在授课时，可通过集成开发环境，使用一些小的程序来讲授语法。因此，教师在使用本课件授课时，务必要额外提供一些说明C语法的小程序。
上传时间： 2013-06-24
上传用户：s蓝莓汁
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
