MAX220–MAX249系列线驱动器/接收器，专为EIA/TIA- 232E以及V.28/V.24通信接口设计，尤其是无法提供±12V 电源的应用。 这些器件特别适合电池供电系统，这是由于其低功耗 关断模式可以将功耗减小到5μW以内。MAX225、 MAX233、MAX235以及MAX245/MAX246/MAX247 不需要外部元件，推荐用于印刷电路板面积有限的 应用。
上传时间： 2013-12-28
上传用户：璇珠官人
VSS的使用教程，非常实用，可以帮助我们更好使用V
上传时间： 2014-01-05
上传用户：WMC_geophy
uCOSII只提供了操作系统内核，用户要自己添加文件处理、人机界面、网络接口等重要部分。其中Shell(人机界面)提供了人与机器交互的界面，是机器服务于人的体现，是系统必不可少的重要组成部分。现代的很多OS如UNIX、DOS、VxWorks都提供了友好的命令行界面。Windows更是提供了GUI。大部分人认识OS都是从这里开始的。 由于Skyeye下的仿真串口USART已经实现了中断方式的接收（实际是从键盘接收输入），而且串口输出（实际上是输出到终端屏幕）也已经实现，所以实现一个类似DOS或Bash的简化版Shell并不困难。其本质思想就是：Shell作为一个uC/OSII下的任务，接收用户输入的字符，存储到缓冲区，并回显在屏幕上，以回车键为用户输入的结束信号，随后解析用户输入的命令名称、参数，调用相应的命令函数。一直到这个命令函数运行返回，才继续Shell的人机交互界面。Shell作为一个任务工作于内核之外，占用一个任务号。
上传时间： 2014-01-22
上传用户：xc216
--文件名：mine4.vhd。 --功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 --说明： SSS（前三位）和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号（ss）完成的（AMP的调节范围是0~5V，调节量阶为1/51V）。 --其中方波的幅度还可通过u0、d0调节输出数据的归一化幅值（AMP0）进行进一步 --细调（调节量阶为1/（51*255）V）。方波A的占空比通过zu、zp按键调节（调节 --量阶1/64*T）。系统采用内部存储器——RAM实现任意输入波形的存储，程序只支 --持键盘式波形特征参数置入存储，posting 为进入任意波置入(set)、清除（clr）状态 --控制信号，SSS控制存储波形的输出。P180为预留端口，
上传时间： 2017-02-09
上传用户：z1191176801
A tutorial and open source code for finding edges and corners based on the filters used in primary visual cortex.
标签： and tutorial finding corners
上传时间： 2013-12-24
上传用户：qb1993225
Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and Voronoi diagrams are among the most widely used data structures in the field of Computational Geometry. These are Java-oriented source codes.
标签： Delaunay triangulations triangulation clicking
上传时间： 2013-11-25
上传用户：zhaiye
1、 求当前会话的SID，SERIAL# SELECT Sid, Serial# FROM V$session WHERE Audsid = Sys_Context( USERENV , SESSIONID )
标签： SID
上传时间： 2017-02-25
上传用户：liuchee
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk4是没有用的，assign clk1=~clk再用clk1的negedge clk1来触发各个module也是不太好的，会使时序恶化，综合时很可能会setup vio的，所以觉得直接用clk的上升沿来触发各个module比较好
标签： TESTBENCH RISC_CPU modelsim 8位
上传时间： 2014-01-08
上传用户：ippler8
Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
上传时间： 2017-03-06
上传用户：onewq
FAS 完整的固定资产管理系统 开发说明 程序开发环境： Microsoft Windows XP Profresional + Service Pack 2 Microsoft Visual FoxPro 6.0 简体中文版
标签： Microsoft Profresional Windows Service
上传时间： 2014-12-21
上传用户：hakim
