Max plus2设计的电子钟 计算机iaji时间爱上佳洁士i好ikskas萨
Max plus2设计的电子钟 计算机iaji时间爱上佳洁士i好ikskas萨...
Max plus2设计的电子钟 计算机iaji时间爱上佳洁士i好ikskas萨...
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序,用的是Verilog HDL语言...
MAX—PLUSII快速入门,适合初学着。...
这是一个利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真图的 请叫站长联系我...
这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我...