一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能...
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能...
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能...
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K2...
秒信号发生器,供初学者了解vhdl的编程方法,程序非常简单。编程环境使用Max+Plus IIV10.12...
该系统利用VHDL语言、PLD设计出租车计费系统,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能,并动态扫描显示车费数目。...