搜索结果
找到约 4 项符合
m68008 的查询结果
单片机开发 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句）
最高优先级编码器 8位相等比较器
三人表决器（三种不同的描述方式） 加法器描述
8位总线收发器：74245 （注2） 地址译码（for m68008）
多路选择器（使用select语句） LED七段译码
多路选择器（使用if－else语句） 双2－4译码器：74139
多路选择器（使用when－else语句） 二进制到BCD码转换
多路选择器 （使用case语 ...
VHDL/FPGA/Verilog -- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any outpu
-- M68008 Address Decoder
-- Address decoder for the m68008
-- asbar must be 0 to enable any output
-- csbar(0) : X"00000" to X"01FFF"
-- csbar(1) : X"40000" to X"43FFF"
-- csbar(2) : X"08000" to X"0AFFF"
-- csbar(3) : X"E0000" to X"E01FF"
-- download from www.pld.com.cn & www.fpga.com.cn
其他 组合逻辑：地址译码（for m68008）
组合逻辑：地址译码（for m68008）
并行计算 数字系统设计这是有关的相关源代码
数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... ...