lut
共 37 篇文章
lut 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 37 篇文章，持续更新中。
FPGA例程之4×4查找表乘法器
本资源提供了FPGA例程之4×4查找表乘法器的详细实现，是学习和理解FPGA中高效利用LUT（查找表）进行算术运算的经典案例。特别适合于初学者快速掌握FPGA编程技巧及硬件加速算法的设计思路。通过此例程的学习，您可以深入了解如何在有限的逻辑资源下优化计算性能，非常适合电子工程、嵌入式系统开发领域的学生和技术人员参考使用。现在即可免费下载完整版。
除法器（vhdl）
这是自己写的一个除法器，占用的资源位1600多个LUT，可以达到450MHZ
对基于FPGA的LUT4实现DMF的matlab仿真
FPGA中最简单的实现DMF的方法是基于D触发器链，但是这种方法相当消耗资源。一种替换方法是基于LUT构成的移位寄存器。本matlab程序就是对基于LUT查找表的移位寄存器链迭代关系的仿真。
期刊论文：Realization of Multi-window Nonlinear VOI LUT of Thorax 
·期刊论文：Realization of Multi-window Nonlinear VOI LUT of Thorax CT DICOM Image
FPGA结构和布局布线算法研究
论文设计了一种FPGA结构描述方法，解决了FPGA建模问题。FPGA结构描述方法包含逻辑单元信息，互连线信息等10部分。当采用不同的FPGA芯片进行布局布线时，只需要使用结构描述方法重新定义这种FPGA芯片的结构，不需要改变布局布线工具。 为了配合FPGA编程下载，论文改进了划分网表算法，能够生成LUT配置信息文件。改进了布局布线算法，能够支持更多的商用FPGA结构特征，开发的布局布线工具在可布通
FPGA布线研究与实现
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构，与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性，因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小，有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所
时序电路的等价验证方法
随着集成电路设计水平的进步，电路规模日益增大，电路设计的时间越米越多的耗费在电路的验证问题上。传统的基于模拟的验证逐渐不能满足验证的需要，形式验证方法作为传统模拟验证方法的补充成为研究的热点。等价验证可以分为组合电路的等价验证和时序电路的等价验证。组合电路的等价验证算法目前发展比较成熟，成为很多时序电路验证算法的基础。本文的研究工作主要集中在时序电路的等价验证部分，由两部分组成： 第一部分是时序电
基于SDR平台下双FPGA加载的软硬件设计
随着当今变化的市场，产品是否便于现场升级，是否便于灵活使用已成为产品能否进入市场的一个关键因素。在这种背景下，Xilinx公司的基于SRAM LUT结构的FPGA器件得到了广泛的应用。虽然这些器件应用广泛，但由于其内部采用SRAM工艺，且SRAM的易失性，每次系统上电时，必须重新配置数据，即ICR(In-Circuit Reconfigurability)，只有在数据配置正确的情况下系统才能正常工
一款基于SRAM的FPGA器件设计
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本，低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上，对FPGA器件结构进行了深入的探讨，重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASIC电路的不足很大程度上是由可编程布线结构造成的，FPGA一般用大量的可编程传输管开关和通用互连线段实
直接数字频率合成研究及其FPGA实现
本文首先介绍了直接数字频率合成技术(DDS)的基本原理、体系结构及工作过程，然后针对其关键部分进行了优化，即采用函数近似法对存储表结构（LUT）进行了优化，使存贮位数大大缩小，并提出了一种杂散抑制技术的运用，即相位抖动技术。在对直接数字频率合成（DDS）方法产生的信号进行理论分析的过程中，用matlab进行编程仿真作出了详细的频谱分析验证。本文详细的介绍了本次设计的具体实现过程和方法，将现场可编程
基于FPGA的数字集成系统设计
本文通过对现场可编程门阵列FPGA内部结构的研究,结合软件工程学中结构化设计思想和硬件描述语言的特点,对FPGA在数字系统中的应用做了有益的研究与实践.微处理器是典型的数字系统.本文重点通过对微处理器的设计与实现,研究在FPGA上用硬件描述语言及原理图编辑进行数字系统的设计.从而向控制理论与工程界展示了一个新的思想——基于可编程ASIC和数字EDA实现控制算法的硬件化.该微处理器mper8基于XS
FPGA的测试
随着FPGA(FieldProgrammableGateArray)器件的应用越来越广泛且重要，FPGA的测试技术也得到了广泛重视和研究。基于FPGA可编程的特性，应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试，确保芯片在任何用户可能的编程下都可靠工作。 本论文正是针对上述问题，以XilinxXC4000E系列FPGA为主要的研究对象，在详细研究FPGA内部结构的基础
一款基于SRAM的FPGA器件设计.rar
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本，低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上，对FPGA器件结构进行了深入的探讨，重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASIC电路的不足很大程度上是由可编程布线结构造成的，FPGA一般用大量的可编程传输管开关和通用互连线段实
基于ALM结构FPGA的逻辑综合关键技术研究.rar
近些年来，FPGA已经成为现代电子、半导体行业的最重要组成部分之一，针对FPGA的综合技术的研究是电子设计自动化技术的重要研究方向。逻辑综合是FPGA综合的重要步骤，它包括逻辑优化和工艺映射。本文主要研究了针对一种新型ALM(Adaptive Logic Model)结构FPGA的工艺映射算法。 论文首先对已有FPGA逻辑综合技术进行了全面的总结，从逻辑优化和工艺映射两个方面分析了传统算法对ALM
时序电路的等价验证方法及其在FPGA中的应用.rar
随着集成电路设计水平的进步，电路规模日益增大，电路设计的时间越米越多的耗费在电路的验证问题上。传统的基于模拟的验证逐渐不能满足验证的需要，形式验证方法作为传统模拟验证方法的补充成为研究的热点。等价验证可以分为组合电路的等价验证和时序电路的等价验证。组合电路的等价验证算法目前发展比较成熟，成为很多时序电路验证算法的基础。本文的研究工作主要集中在时序电路的等价验证部分，由两部分组成： 第一部分是时序电
FPGA布线研究与实现.rar
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构，与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性，因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小，有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所
FPGA结构和布局布线算法研究.rar
论文设计了一种FPGA结构描述方法，解决了FPGA建模问题。FPGA结构描述方法包含逻辑单元信息，互连线信息等10部分。当采用不同的FPGA芯片进行布局布线时，只需要使用结构描述方法重新定义这种FPGA芯片的结构，不需要改变布局布线工具。 为了配合FPGA编程下载，论文改进了划分网表算法，能够生成LUT配置信息文件。改进了布局布线算法，能够支持更多的商用FPGA结构特征，开发的布局布线工具在可布通
FPGA中可编程逻辑单元的设计与研究.rar
可编程逻辑单元是FPGA中的核心部分，实现着FPGA的可编程功能，可编程逻辑单元的工作性能对FPGA性能的实现起着至关重要的作用。 本文设计一种基于LUT的可编程逻辑单元。首先研究了现有的可编程逻辑单元的基本结构，并对几种结构的优劣进行了分析讨论，在基于LUT的可编程逻辑单元的设计中，提出了电路的整体架构，阐述了基本模块的实现原理以及方法。针对可编程逻辑单元对FPGA芯片面积和性能的影响，本论文可
层次式FPGA映射算法.rar
随着现场可编程逻辑门阵列（FPGA）在功能、密度、速度上的不断提升和成本的降低，使得它的应用越来越广泛。同时FPGA结构也越来越复杂多变，这就要求其电子设计自动化（EDA）系统功能需要扩充、性能需要提高。对EDA工具中运用算法的深入研究势在必行。 本文针对其EDA系统中映射环节的算法进行深入研究，并且实现了此模块。首先，根据Xinlinx Virtex器件逻辑块结构建立了一种层次式FPGA逻辑块结
FPGA中边界扫描电路的设计.rar
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列。作为专用集成电路(ASIC)领域中的一种半定制电路产品，它既解决了定制电路的不足，又避免了原有可编程逻辑器件门电路资源有限的缺点。因此，FPGA的应用越来越广泛。但是随着FPGA规模的增大、封装的减小，其开发和应用的测试难度越来越大。边界扫描技术解决了这个问题，它是一种将可测性直接设计到硅片里的技术