这是自己写的一个除法器,占用的资源位1600多个LUT,可以达到450MHZ
资源简介:通过用硬件描述语言(vhdl)描述除法器,并进行模拟验证,加深对二进制数运算方法的理解。 设计平台:MaxPlusII 压缩文件内有详细设计报告
上传时间: 2015-04-08
上传用户:13160677563
资源简介:四位除法器的vhdl源程序
上传时间: 2015-03-02
上传用户:yuanyuan123
资源简介:程序主要是用硬件描述语言(vhdl)实现: 4*4键盘扫描,简洁明了,通俗易懂,比较适合vhdl初学者
上传时间: 2014-01-15
上传用户:tianjinfan
资源简介:程序主要用硬件描述语言(vhdl)实现: 单片机与FPGA接口通信的问题
上传时间: 2015-04-06
上传用户:libinxny
资源简介:8051硬核源码(vhdl),具有全部vhdl代码、测试环境以及说明文档、综合脚本等完整的开发、验证环境,源代码通过ASIC投片,并得到不断完善
上传时间: 2014-01-04
上传用户:qilin
资源简介:8051 MCU在nois平台上的实现代码(vhdl),出自Altera公司,经过严格测试核验证
上传时间: 2014-01-23
上传用户:cuibaigao
资源简介:nand flash NAND01GR3B (st)的仿真模型 (vhdl) 的
上传时间: 2014-01-25
上传用户:宋桃子
资源简介:SPI串口的内核实现(vhdl),可以用qII等软件直接加到FPGA或者CPLD里面.
上传时间: 2014-01-04
上传用户:569342831
资源简介:vhdl-vga_core(vhdl).rar FPGA上实现 VGA的IP(vhdl)
上传时间: 2015-12-07
上传用户:huyiming139
资源简介:无符号类型的除法器,有vhdl语言描述了无符号的除法器,包括测试文件
上传时间: 2016-04-11
上传用户:qq1604324866
资源简介:8位数码扫描显示电路设计(vhdl)通过编译
上传时间: 2013-12-10
上传用户:dongbaobao
资源简介:这是一个简单的除法器(32bit/16bit),采用移位相减法
上传时间: 2013-12-31
上传用户:朗朗乾坤
资源简介:经过验证的UART硬件描述语言(vhdl)代码,非常实用。
上传时间: 2016-12-08
上传用户:zhengzg
资源简介:usb的驱动开发、应用开发(c/c++),以及其FPGA固件开发(vhdl)。
上传时间: 2017-02-09
上传用户:thuyenvinh
资源简介:vga视频输出(vhdl),主要是从sdram中产生图形,输出到vga中
上传时间: 2017-03-20
上传用户:qazxsw
资源简介:十种状态机例子(vhdl)包括米勒型和莫尔型的状态机。
上传时间: 2013-12-31
上传用户:guanliya
资源简介:此代码用于实现基2的SRT除法器设计,可以实现400MHz以上的32位定点无符号数除法器(除数、被除数和余数均由16位整数和16位小数组成,商由32位整数和16位小数构成,包括源代码和测试文件,可以直接仿真。
上传时间: 2013-12-10
上传用户:playboys0
资源简介:用vhdl实现的除法器
上传时间: 2013-08-28
上传用户:wd450412225
资源简介: 本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例(vhdl源代码文件),需要的可以自己下载。
上传时间: 2013-10-13
上传用户:caiiicc
资源简介:各种功能的计数器实例(vhdl源代码):
上传时间: 2013-10-16
上传用户:bjgaofei
资源简介:各种功能的计数器实例(vhdl源代码):ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : O...
上传时间: 2014-11-30
上传用户:半熟1994
资源简介: 本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例(vhdl源代码文件),需要的可以自己下载。
上传时间: 2013-11-12
上传用户:VRMMO
资源简介:各种功能的计数器实例(vhdl源代码):
上传时间: 2013-10-19
上传用户:xanxuan
资源简介:各种功能的计数器实例(vhdl源代码):ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : O...
上传时间: 2013-10-09
上传用户:松毓336
资源简介:加法器(使用verilog编写的),虽然简单,但是这也是学习verilog最基础的东西!希望大家一起学习!
上传时间: 2013-12-10
上传用户:410805624
资源简介:USB控制器vhdl程(usb_xilinx_vhdl),用XILINX公司的FPGA实现
上传时间: 2013-12-19
上传用户:cainaifa
资源简介:这个是用vhdl语言编写的除法器,仅仅供大家参考.
上传时间: 2013-12-15
上传用户:金宜
资源简介:福州大学EDA选修课所有实验课程代码。vhdl语言描述(vhd),以及电路图(gdf)
上传时间: 2014-01-10
上传用户:13517191407
资源简介:一本非常经典的vhdl设计指导手册(英文版)
上传时间: 2014-12-22
上传用户:84425894
资源简介:数字通信系统通信系统调制解调(PL_FSK)vhdl建模,包括发送和接受模块
上传时间: 2013-12-17
上传用户:gtzj