基于Verilog HDL 的一个CAN总线IP核。
基于Verilog HDL 的一个CAN总线IP核。...
ip核技术资料
📦 资源总数：3829
💻 源代码：39387
IP核就是知识产权核或知识产权模块的意思，在EDA技术开发中具有十分重要的地位。美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP主要分为软IP、固IP和硬IP。软IP是用Verilog/VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品——掩膜。[1]
🔥 ip核热门资料
查看全部3829个资源 »使用Libero提供的异步通信IP核实现UART通信
使用Libero提供的异步通信IP核实现UART通信，并附带仿真程序。UART设置为1位开始位，8位数据位，1位停止位，无校验。且UART发送自带2级FIFO缓冲，占用FPGA面积很小。...
基于Avalon的SDRAM控制器IP核
基于Avalon的SDRAM控制器IP核...
这是一个完整的pwm ip 核
这是一个完整的pwm ip 核，可在sopc中实例化该核，下载即可用，绝对好使。...
用于fpga的sopc的ip核
用于fpga的sopc的ip核，是学习ipcore编码的好教程...
💻 ip核源代码
查看更多 »📂 ip核资料分类