源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
high+definition 源代码
汇集 high+definition 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 35 / 50 页
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
% Auto-generated on Wed Jul 17 14:53:36 PDT 2002 % Nodes % N: index, node_name, x_position, y_position, parameter_value; N: 0, vh…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
//信号定义和说明 //CLK-4HZ 用于控制音长（节拍）的时钟频率 //CLK-6MHZ 用于产生各种音阶频率的基准频率 //Spealer 用于激励扬声器的输出…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…