源码文件
///////////////////////////////////////////////////////////////////////////////// // Copyright(c) 2001-2002 Emdoor Electronic & Te…
high+definition 源代码
汇集 high+definition 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 31 / 50 页
源码文件
#ifndef __CS8900_H #define __CS8900_H #define MYMAC_1 0 // our ethernet (MAC) address #define …
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…
源码文件
module song(clk_6MHz,clk_4Hz,speaker,high,med,low); input clk_6MHz, clk_4Hz; output speaker; output[3:0] high,med,low; reg[3:0…