通过fpga产生时钟的VHDL源码
通过fpga产生时钟的VHDL源码,QII7.1下调试通过...
通过fpga产生时钟的VHDL源码,QII7.1下调试通过...
atmel公司arm926 开发办cpld源代码vhdl写的,\r\n供大家参考...
用VHDl设计UART的文章,使用QuartusII平台...
vc++与vhdl代码,cpld接受pc串口指令,输出pwm信号控制伺服电机.双通道,各128级.使用了扩展ascii码...
深圳优龙公司PXA270的cpld的vhdl逻辑代码,...