PDF文档
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。...
hdl
Hardware Des cription Language -- 硬件描述语言
共 743 份资源
源代码 643
hdl 热门资料
查看全部 743 份 →
PDF文档
多功能数字钟设计 一、设计任务： （一）主体功能 用HDL设计一个多功能数字钟
多功能数字钟设计 一、设计任务： （一）主体功能 用HDL设计一个多功能数字钟，包含以下主要功能： 1.计时及校时，时间可以24小时制或12小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清...
PDF文档
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。...
PDF文档
EDA开发教程,初学者的宝典!主要讲述了verilog HDL编程方法,非常适合初学Verilog者.
EDA开发教程,初学者的宝典!主要讲述了verilog HDL编程方法,非常适合初学Verilog者....
PDF文档
这是华为使用的内部培训教程！ 本文主要介绍了Verilog HDL 语言的一些基本知识
这是华为使用的内部培训教程！ 本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌 HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并 够进行一些简单设计的Ve...
PDF文档
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL....
PDF文档
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
PDF文档
使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音
使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音...