Cadence Concept HDL & Allegro 原理 图与 PCB 设计
Cadence PSD 15.0 是 Cadence 公司推出的功能强大的 EDA 开发工具包,它提供了从原理图设计输入、 分析,PCB 设计、PCB 制造文件输出等一整套工具。 本书立足于工程实践,结合作者多年的工作经验,系统地介绍了...
Hardware Des cription Language -- 硬件描述语言
Cadence PSD 15.0 是 Cadence 公司推出的功能强大的 EDA 开发工具包,它提供了从原理图设计输入、 分析,PCB 设计、PCB 制造文件输出等一整套工具。 本书立足于工程实践,结合作者多年的工作经验,系统地介绍了...
利用Verilog HDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性.源程序经MAX+PLUS...
FPGA设计流程指南 本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。 编写本流程的目的是: z 在于规范整个设计流程,实现开发的合理性、一致性、高效性。 z 形成风格良好和完整的文档。 z...
·Verilog HDL Synthesis, A Practical Primer...
提出了采用Verilog HDL 设计I2C 总线分析器的方法,该I2C 总线分析器支持三种不同的工作模式:被动、主机和从机模式,并提供了嵌入式系统设计接口。通过硬件总体框架分析,分模块输入,...
本书主要以HDL(verilog/vhdl)为例,详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧,涵概了测试的各个方面, 是目前进行IC设计的同仁们最为推荐的一本宝典!!...
本书主要以HDL(verilog/vhdl)为例,详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧,涵概了测试的各个方面, 是目前进行IC设计的同仁们最为推荐的一本宝典!!...