该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.
上传时间： 2013-04-24
上传用户：Andy123456
在无线通信系统中,信号在传输过程中由于多径效应和信道带宽的有限性以及信道特性的不完善性导致不可避免地产生码间串扰(Intersymbol Interference).为了克服码间串扰所带来的信号畸变,则必须在接收端增加均衡器,以补偿信道特性,正确恢复发送序列.盲均衡器由于不需要训练序列,仅利用接收信号的统计特性就能对信道特性进行均衡,消除码间串扰,成为近年来通信领域研究的热点课题.本课题采用已经取得了很多研究成果的Bussgang类盲均衡算法,主要因为它的计算复杂度小,便于实时实现,具有较好的性能.本文探讨了以FPGA(Field Programmable Gates Array)为平台,使用Verilog HDL(hardware Description Language)语言设计并实现基于Bussgang类型算法的盲均衡器的硬件系统.本文简要介绍了Bussgang类型盲均衡算法中的判决引导LMS(DDLMS)和常模(CMA)两种算法和FPGA设计流程.并详细阐述了基于FPGA的信道盲均衡器的设计思想、设计结构和Verilog设计实现,以及分别给出了各个模块的结构框图以及验证结果.本课题所设计和实现的信道盲均衡器,为电子设计自动化(EDA)技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.
上传时间： 2013-07-25
上传用户：cuibaigao
Verilog HDL是一种硬件描述语言（HDL:hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。该书本由浅入深的介绍了该技术的相关知识。推荐阅读。
标签： VerilogHDL 数字设计
上传时间： 2013-05-30
上传用户：13081287919
可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片的快速发展，使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能，这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit，RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起，介绍了可重构计算的概念，建立了可重构计算系统模型和动态可重构FPGA芯片模型，在此模型上提出一个基于划分和时延驱动的在线布局算法，和一个基于Pathfinder协商拥塞算法的布线算法，来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。实验结果表明，布局算法与传统的布局算法(或者文献[37]中的算法)相比，在时延上平均减少27％，在线长上平均减少34％(或者11％)，在运行时间上平均减少42％(或者97％)。布线算法与传统的布线算法相比，能够将线长降低26％，将水平通道宽度降低27％，显示出较高的性能。
上传时间： 2013-05-24
上传用户：Neoemily
图像采集是数字化图像处理的第一步，开发图像采集平台是视觉系统开发的基础。视觉检测的速度是视觉检测要解决的关键技术之一，也是专用图像处理系统设计所要完成的首要目标
标签： 高速图像采集
上传时间： 2013-04-24
上传用户：waitingfy
伪随机序列 (Pseudo-Random Sequence，PRS)广泛应用于密码学、扩频通信、雷达、导航等领域，其设计和分析一直是国际上的研究热点。混沌序列作为一种性能优良的伪随机序列，近年来受到越来越多的关注。寻找一种性能更为良好的混沌伪随机序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件实现，在理论研究与工程应用上都是十分有价值的。基于切延迟椭圆反射腔映射混沌系统(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理论分析和测试证明具有良好的密码学性质。本文介绍了一种基于TD-ERCS构造伪随机序列发生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于这种方法，提出了以现场可编程门阵列 (Field Programmable Gate Array，FPGA)为平台的硬件设计实现方案，采用硬件描述语言 (VHSIC hardware DescriptionLanguage，VHDL )完成了整个系统的设计，通过了仿真与适配，完成了硬件调试；详细地论述了系统总体框架及内部模块设计，重点介绍了TD-ERCS算法实现单元的设计，并在系统中设计加入了异步串行接口，完善了整个系统的模块化，可使系统嵌入到现有的各类密码系统与设备中；基于FDELPHI编程环境，完成了计算机应用软件的设计，为使用基于TD-ERCS开发的PRSG硬件产品提供了人机交互界面，也为分析与测试硬件系统产生的CPRS提供了方便；同时依据美国国家标准与技术研究院 (National Institute of Standards andTechnology，NIST)提出的伪随机序列性能指标，对软件与硬件系统产生的CPRS进行了标准测试，软件方法所得序列各项性能指标完全合格，硬件FPGA所得序列仅三项测试未能通过，其原因有待进一步研究。
上传时间： 2013-06-20
上传用户：heart520beat
[Atmel 8051 Microcontrollers hardware Manual]Atmel公司的8051微处理器的硬件手册，分两个部分，第一部分详细描述了51核单片机汇编指令系统，第二部分描述片上硬件特性。对于初学者是个很好的参考。
上传时间： 2013-06-16
上传用户：gaome
·详细说明：MP3制作方法和原理图(包括硬件部分知识)-MP3 manufacture method and schematic diagram (including hardware partial knowledge) 文件列表: MP3制作 .......\新型MP3解码芯片VS1001K及其应用.files .......\.............
上传时间： 2013-05-27
上传用户：yph853211
·ATMEL MP3电路图文件列表: hardware ........\BOM.pdf ........\BottomLayer.PDF ........\Gerber_MP3.zip ........\MP3.ddb ........\Schematic.PDF ........\TopLayer.
上传时间： 2013-04-24
上传用户：BIBI
·详细说明：正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL hardware Description Language a book fine PDF electron version.目 录译者序前言第1章 简介&n
上传时间： 2013-07-02
上传用户：6404552
