一个时钟分频模块,in verilog hDl
标签： verilog hDl in 时钟分频
上传时间： 2013-12-19
上传用户：笨小孩
经典的verilog hDl的48个案例，希望大家喜欢！
标签： verilog hDl 案例
上传时间： 2013-12-22
上传用户：familiarsmile
串口8位数据 verilog hDl提取
标签： verilog hDl 串口 8位
上传时间： 2014-01-01
上传用户：hasan2015
基于verilog hDl的UART串口接收子程序。
标签： verilog UART hDl 串口接收
上传时间： 2017-09-24
上传用户：561596
基于verilog hDl的UART串口发送子程序。
标签： verilog UART hDl 串口发送
上传用户：aysyzxzm
介绍Verilog hDl, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench • 激励和控制和描述 • 结果的产生及验证 – 任务task及函数function – 用户定义的基本单元(primitive) – 可综合的Verilog描述风格
标签： Verilog hDl 仿真 语言
上传用户：shanml
可编程逻辑器件相关专辑 96册 1.77GVerilog-hDl实践与应用系统设计 210页 18.0M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
可编程逻辑器件相关专辑 96册 1.77G精通Verilog hDl：IC设计核心技术实例详解 377页 56.9M.pdf
学习Verilog hDl 和FPGA 之间，始终会出现一组群体，他们都是徘徊在学习的边缘。 在他们的心中一直回响着这样的一个问题：“我在学什么，为什么不管我怎么学，我都 没有实感... ” 没错这就是初学Verilog hDl + FPGA 的心声。
标签： FPGA Verilog 建模
上传时间： 2016-04-08
上传用户：ly200524
从PCB Design Studio起步（hDl概念描述〕haoshu!
标签： Design Studio PCB hDl
上传时间： 2016-04-21
上传用户：marktian2010
