用于FPGA的量化算法的HDL编码
用于FPGA的量化算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。...
用于FPGA的量化算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。...
采用Verilog HDL语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v...
quartusii的hdl输入设计使用指南...
Verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真...
Verilog hdl语言 常用加法器设计,可使用modelsim进行仿真...