hDl
共 1,574 篇文章
hDl 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1574 篇文章，持续更新中。
基于改进4-2压缩结构的32位浮点乘法器设计
· 摘要： 本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘.整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns.
Vhdl学习.zip
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Vhdl学习.zip
VHDL语言的层次化设计.ppt
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言的层次化设计.ppt
VHDLcksc.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDLcksc.pdf
智力抢答器
EDA的智力抢答器 关于verilog hdl
8位单片机与以太网控制器RTL8029接口的VHDL设计.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->8位单片机与以太网控制器RTL8029接口的VHDL设计.pdf
一种用于浮点DSP的流水线结构DMA设计
· 摘要： 本文提出了一种用于32位浮点DSP处理器的改进型DMA结构.采用两级数据流水线结构,外设与内部存储器的数据传输速率比原来提高了一倍.使用verilog HDL语言对其进行编码和仿真,仿真结果表明工作频率达到250MHz以上,满足设计要求.
基于FPGA的分子动力学计算系统
近年来，分子动力学的模拟仿真在生物分子、材料科学、物理科学等方向应用越来越广泛。使用FPGA加速分子动力学模拟的研究也逐渐成为高性能研究领域的热门话题之一，主要原因在于FPGA同时综合了ASIC和通用处理器的优点。针对分子动力学计算的特点，本文提出一个基于FPGA的分子动力学并行计算系统。
在分子动力学模拟仿真模拟中，其分子间作用力的计算是整个过程中耗时最长的部分，根据分子间间距的长短可将
基于FPGA的PCI接口的设计
PCI（Peripheral Component Interconnect）局部总线是微型计算机中处理器、存储器与外围控制部件、扩展卡之间的互连接口，由于其速度快、可靠性高、成本低、兼容性好等特点，在各种计算机总线标准占有重要地位，基于PCI标准的接口设计已经成为相关项目开发中的一个重要的选择。
目前，现场可编程门阵列FPGA（Field Programmable Gates）得到了广泛应
基于FPGA的ADC并行测试方法研究
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。
本研究
SOPC中FPGAIP核配置方案研究与实现
本论文首先介绍SOPC的发展、应用及IP核复用技术，在研究FPGA的配置流程和I2C数据总线协议的基础上提出了在SOPC系统中用I2C总线对FPGA进行配置的方案。接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主、从IP固核。利用FPGA软硬件接口系统机制的规律建立了I2C IP固核与FPGA配置部分、配置控制部分的连接，将I2C IP核嵌入到FPGA IP核中，
串口通信程序
RS-232串口通信程序，主要用于串口接收发数据。用Verilog hdl硬件描述语言编写。
SOPC中FPGAIP核配置方案
本论文首先介绍SOPC的发展、应用及IP核复用技术，在研究FPGA的配置流程和I2C数据总线协议的基础上提出了在SOPC系统中用I2C总线对FPGA进行配置的方案。接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主...
空间对接装置通用算法的FPGA实现
本文简述空间对接的基本概念，对空间对接装置中的通用算法，包括预处理、自动门<BR>限和隔点差分的FPGA 实现进行了详尽的分析，对VHDL 与Verilog HDL 两种硬件描述语<BR>言的区别加以
H.264中自适应二进制算术编码的IP核设计及其FPGA验证
阐述H.264/AVC 二进制算术编码的原理，论述此编码的IP 核设计方案及其FPGA 验证。整个设计使用VerilogHDL 语言描述，在 ALDEC 的Active_HDL6.2 平台上进行时序仿
DVBT系统信道内码解码的FPGA设计
本论文主要介绍了欧洲数字电视地面传输标准DVB-T系统信道内码解码部分所有模块的方案设计,算法仿真及FPGA硬件电路设计.内码解码部分模块包括星座解映射模块,比特解交织模块,数据格式转换模块,符号解交织模块,解增信删余以及Viterbi译码模块.其中,本人根据DVB-T星座映射图的规律,提出了一种8电平量化的星座解映射方法,其次,按照DVB-T内交织的方案,本人设计了解比特交织和解符号交织的方案并
DSUWB同步技术研究及FPGA设计
UWB脉冲超宽带是近几年来兴起的短距离无线通信技术。它采用非常窄的脉冲传输数据，具有诸多优点，如系统简单、传输速率高、功耗低、安全性高、多径分辨能力强、定位精确等。DS-UWB是脉冲超宽带的一种，信息码经过伪随机序列扩频后再对发射脉冲进行调制。同步问题是通信接收技术的一个关键问题，适用于DS-UWB的同步技术是目前国内外研究的一个热点。 基于UWB同步问题的重要性，针对DS-UWB直扩超宽带系统，
视频图像采集verilog HDl源程序
：视频图像采集verilog HDl源程序，视频解码芯片部分的，可以供参考
Topweaver 1.10
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
MAX+PLUS II Advanced Synthsis 10.230
MAX+PLUS II Advanced Synthsis ALtera的一个免费HDL综合工具，安装后可以直接使用，是MaxplusII的一个插件，用这个插件进行语言综合，比直接使用MaxplusII综合的效果好